

Aufbau der Zahlensysteme

Dezimalsystem:

Basis: B = 10; Ziffern: 0, 1, 2, ..., 9

Stellenwertigkeiten:

Dualsystem:

Basis: B = 2; Ziffern: 0, 1

Stellenwertigkeiten:

Oktalsystem:

Basis: B = 8; Ziffern: 0, 1, 2, 3, 4, 5, 6 und 7

Stellenwertigkeiten:

Sedezimalsystem:

Basis: B = 16; Ziffern: 0, 1, 2, ..., 9, A (10), B (11), C (12), D (13), E (14), F (15)

Stellenwertigkeiten:

Zahlen in verschiedenen Systemen:

dez	imal		dι	ıal	•	ok	tal	sede	zimal	
10¹	10º	2 ³	2 ²	2 ¹	2º	8 ¹	8º	16¹	16º	0
	0	0	0	0	1	0	O	0	1,1	l
	1	0	0	0	K	0	λ	0	2	
	2	0	0	1/1.	O	0	2	0	3	
	3	0	Ø	A	Λ	0	3	0	4	
	4	0	Λ	Ó	O	0	4	0	J	
	5	0	1	0	A	0	5	Ø	6	
	6	0	M	Λ	0	0	G	0	7	
	7	0	1	Λ	Λ	0	7	Ô	8	
	8	M	0	0	O	1	0	Û	Cy	
	9	1	0	0	1	1	1	Û	A	

dez	imal			dual			ok	tal	sede	zimal
10¹	10º	24	2 ³	2 ²	2 ¹	2º	8 ¹	8º	16 ¹	16º
1	0	10	(N)	0	A	0	1	2	0	B
1	1	a	Ø	0	Λ	1	1	3	0	2
1	2	0	P	Λ	0	0	1	9	0	Ŋ
. 1	3	a	D	1	0	A	Λ	7	0	F
1	4	0	Ø	1	1	0	λ	6	0	t
1	5	0	Ø	D	M	A	λ	7	Λ	Ø
1	6	1	a	Ö	0	0	2	0	Λ	R
1	7	A	0	0	0	0	2	ノ	1	13
2	8	A	Λ	V	0	0	3	1	1	8C

Arbeitsblatt A 1.2.2

Aufbau der Zahlensysteme

Man erhält den Zahlenwert, wenn man jede Ziffer mit ihrem <u>Stellen wert Multipliziert</u> und die so erhaltenen Produkte

Die Wertigkeiten der Stellen werden gebildet durch die Politigkeiten zur Basis B.

Dje erste Stelle links vom Komma bzw. die letzte Stelle bei ganzen Zahlen hat immer die Wertigkeit $8^{\circ}=1$

Ein Zahlensystem zur Basis B benötigt \(\Omega\) verschiedene Ziffern mit den Ziffernwerten \(\Omega\)

Die Wertigkeiten der Stellen hinter dem Komma werden durch die Potenzen zur Basis B mit Weget Verw Exponenten gebildet:

$$0, \begin{vmatrix} \frac{10^{-1}}{1/10} & \frac{10^{-2}}{1/100} & \frac{10^{-3}}{1/1000} \\ 1 & 2 & 5_{(10)} = 0, 125 \end{vmatrix}$$

$$0, \begin{vmatrix} \frac{2^{-1}}{1/2} & \frac{2^{-2}}{1/4} & \frac{2^{-3}}{1/8} \\ 0 & 0 & 1_{(2)} = 0 \end{vmatrix} = 0$$

Bei der Darstellung eines Zahlenwertes in verschiedenen Zahlensystemen ergeben sich Zahlen mit Mn Rechiedlicher Stellenzahl. Je kleiner die Basis des jeweiligen Systems ist, je kleiner also die Anzahl der verschiedenen Ziffern des Zahlensystems ist, desto Rechiedenen Ziffern des Zahlen. Im Mittel beträgt die Stellenzahl der Dualzahlen das 33 - fache der Dezimalzahlen, die Stellenzahl der Sedezimalzahlen das 33 - fache der Dezimalzahlen.

Die höchste n-stellige Zahl zur Basis B ist: $Z_{max} = \frac{R^{N} - \Lambda}{R}$

Beispiele:

n = 5, B = 2;
$$Z_{max} = \frac{25}{100} = \frac{31}{100} = \frac{110}{100} = \frac{110}$$

Da das Dualsystem Mur verschiedene Ziffern kennt, eignet es sich besonders für die automatische Verarbeitung von Daten. Es ist sehr einfach und damit sicher, zwei verschiedene Wertbereiche einer physikalischen Größe (z.B. Spannung, Strom, Widerstand, Frequenz) zu unterscheiden. Bei nur zwei Ziffern ist die Zahl der Rechenregeln klein, so daß sich einfache Rechenwerke ergeben.

Zahlenumwandlung

3. Umwandlung von Dualzahlen in Oktal- und Sedezimalzahlen und umgekehrt

Da sowohl die Basis des Oktalsystems als auch die Basis des Sedezimalsystems Potenzen von 2 sind, lassen sich Zahlen aus diesen Systemen sehr leicht in Dualzahlen umwandeln und umgekehrt.

Man kann jeweils 3 Stellen einer Dualzahl (Triade) als Oktalziffer und jeweils 4 Stellen einer Dualzahl (Tetrade) als Sedezimalziffer schreiben.

Oktal- ziffer	Dual- zahl
0	000
1	001
2	010
3	011
4	100
5	101
6	110
7	111

Sede- zimal- ziffer	Dual- zahl	Sede- zimal- ziffer	Dual- zahl
0	0000	8	1000
1	0001	9	1001
2	0010	Α	1010
3	0011	В	1011
4	0100	C	1100
5	0101	D	1101
6	0110	E	1110
7	0111	F.	1111

Beispiele:

				Ε)ua	Izal	nl					Oktalzahl	Sedezimalzahl				
1	0	1	1	0	0	1	0	1	0	1	0	5452		B	2 A		
				1	0	1	1	1	1	1	0	276			BE		
						1	0	1	0	0	1	5 <i>\</i>			29		
										1	0	2			2		
			0	λ	λ	Λ	0	1	Λ	ノ	J	3 5 7			EF		
			Λ	J	0	0	λ	C	<u> </u>	0	0	6 2 4		1	94		
			Λ	1	λ	Λ	1	Λ	1	1	1	7 77	1	F	F		
1	0.	1	0	0	0	0	λ	0	0	1	0	5022	Α	1	2		
					Λ	\mathcal{C}	٨(0	Ø	B	1	121		5	1		
					J	λ	J	λ	1	J	0	176		7	E		

Oktal- und Sedezimalzahlen werden häufig als abkürzende Schreibweise für Dualzahlen verwendet.

Codierung

Grundbegriffe

Codierung ist die _______ einer Nachricht von einer Form in eine andere.

Der **Code** (Schlüssel) ist die Vorschrift, die bindend festlegt, welches Zeichen des einen Zeichenvorrats einem Zeichen des anderen Zeichenvorrats zuzuordnen ist.

Beispiel:	Zeichenvorrat A	Zeichenvorrat B
	0	0
	, 1	1
	2	10
	3	11
	4	100
	5	101

Die **Codezeichen** in der Digitaltechnik bestehen aus mehreren **Codeelementen.** Nach der Anzahl der <u>Verschiedelementen.</u> Die **Codeelement** annehmen kann, unterscheidet man z.B.

- Binärcodes (z.B. die Dualzahlen; die Elemente können 2...verschiedene Zustände annehmen)
- Ternärcodes (z.B. die Trialzahlen; die Elemente können 3 verschiedene Zustände annehmen)
- Denärcodes (z.B. die Dezimalzahlen; die Elemente können 10 verschiedene Zustände annehmen)

In der Digitaltechnik werden überwiegend Binärcodes verwendet.

Ihre zweiwertigen Elemente werden Bits (binary digits; zweiwertige Schritte) genannt.

Die einzelnen Codezeichen eines Codes können alle gleich lang sein (gleich viel Zenden enthalten) oder ungleich lang sein (z.B. Mar & - Alphabet). In der Datenverarbeitung werden gleich lange Codezeichen verwendet.

Das **Byte** ist die Bezeichnung für 8 Bits. Es ist die Einheit für die heute üblicherweise in EDVA gemeinsam verarbeitete Informationsmenge. An die acht Informationsbits wird noch ein neuntes Bit für Prüfzwecke angehängt.

Ein Wort ist eine Zeichenfolge, die als Einheit betrachtet wird. Bei dem für das EWS vorgesehenen Datenverarbeitungssystem besteht ein Wort aus vier Bytes.

In der Datenverarbeitung wird die Vorsatzbezeichnung k (kilo) nicht für $10^3 = 1000$, sondern für $2^{10} = 1024$ verwendet. 3 kBytes = 3072 Bytes.

Additive Codes und Minimalcodes

Bei einem **additiven (bewertbaren)** Code hat jede Stelle eine feste Nette Code. Man erhält den codierten Zahlenwert als Summe der Wertigkeiten der Stellen, deren Elemente im Zustand A sind. Additive Codes sind daher leicht leibar.

Nichtadditive Codes werden als Anglangscode bezeichnet.

Ein **Minimalcode** enthält <u>Name sowiel</u> Elemente je Zeichen, daß <u>alle</u> Nachrichten gerade dargestellt werden können. Enthält ein Code mehr Elemente je Zeichen als ein entsprechender Minimalcode, so ist er <u>redundant</u> weit schleifig.

$$\mbox{Redundanz} \;\; R \; = \; H_0 - H$$

$$\mbox{relative Redundanz} \;\; r \; = \; \frac{H_0 - H}{H_0}$$

H₀ = Zahl der verwendeten Elemente je Zeichen

H = Zahl der im Mittel mindestens erforderlichen Elemente je Zeichen

H = 3,3 bit bei 10 Informationen


Auch die Minimalcodes für die 10 Dezimalziffern sind redundant, da bei 4 Bit / Zeichen 3,3 Kombinationen möglich sind. Die sechs nicht ausgenutzten werden als Pseudotekraden bezeichnet.


	8-4-2-1-Code Glixor							1000	de	٧	Valk	ing	code										-		1-aı	1	0-C	ode)		
Westin	انعا	8	4	2	1	-	_	_	_	_	_	_	_	_	5	0	4	3	2	1	0	9	8	7	6	5	4	3	2	1	0
	0	0	0	0	0	0	Ô	0	0	0	0	0	1	1	0	1	0	0	0	0	1	0	0	0	0	0	0	0	0	0	1
ķ	1	0	0	0	1	0	0	0	1.	0	0	1	0	1	0	1	0	0	0	1	0	0	0	0	0	0	0	0	0	1	0
	2	0	0	1	0	0	0	1	1	0	0	1	1	0	0	1	0	0	1	0	0	0	0	0	0	0	0	0	1	0	0
	3	0	0	1	1	0	0	1	0	0	1	0	1	0	0	1	0	1	0	0	0	0	0	0	0	0	0	1	0	0	0
	4	0	1	0	0	0	1	1	0	0	1	1	0	0	0	1	1	0	0	0	0	0	0	0	0	0	1	0	0	0	0
	5	0	1	0	1	0	1	1	1	1	0	1	0	0	1	0	0	0	0	0	1	0	0	0	0	1	0	0	0	0	0
	.6	0	1	1	0	0	1	0	1	1	1	0	0	0	1	0	0	0	0	1	0	0	0	0	1	0	0	0	0	0	0
	7	0	1	1	1	0	1	0	0	0	1	0	0	1	1	0	0	0	1	0	0	0	0	1	0	0	0	0	0	0	0
	8	1	0	0	0	1	1	0	0	1	0	0	0	1	1	0	0	1	0	0	0	0	1	0	0	0	0	0	0	0	0
	9	1	0	0	1	1	0	0	0	1	0	0	1	0	1	0	1	0	0	0	0	1	0	0	0	0	0	0	0	0	0
		O.C	lar	lî re	<u>_</u>	n	ichd	<i>t</i>		add. nont				add.					add.						l						
		m	111	mal		a	add.																								
	R	(O_i	7 b	oit	($)_i$	l b	oit		J	, 7	bi	t			مور درما	3,7	bi	t						6,	1	bit			
	r 17,5%					乃,5%			34 %				53 %									67	_	%							

Einschrittige Codes


Bei **einschrittigen** Codes ändert beim Übergang von einer Dezimalziffer zur folgenden oder vorhergehenden immer nur 1 Bit seinen Zustand (s. Glixoncode, Arbeitsblatt A 1.9).

Wird in einem einschrittigen Code gezählt oder wird ein einschrittiger Code abgetastet, so können beim Übergang von einer Kombination zur nächsten keine sinnlosen Zwischenkombinationen entstehen.





Abtastung des Übergangs von 7 nach 8 bei versetzten Abtastarmen



Fehlererkennungscodes

Wenn sich ungewollt der Zustand eines Elementes ändert, entsteht ein **Fehler**. Ein Fehler kann nur erkannt werden, wenn das durch den Fehler entstandene Zeichen <u>Nicht</u> auszautzt ist.

Die Zahl der Elemente, in denen sich zwei ausgenutzte Zeichen mindestens unterscheiden, bezeichnet man als Hamming-Distanz

Bei Fehlererkennungscodes muß die Hamming-Distanz ≧ 2 sein. Fehlererkennung erfordert Red Circle . .

Man erhält Fehlererkennungscodes, wenn man

- a) bei einem Minimalcode jedes Zeichen um ein Prüf- oder Paritätsbit so erweitert, daß die Zahl der Bits im Zustand Zeichen gerade ist (gerade Parität) oder ungerade ist (ungerade Parität),
- b) einer Anzahl von Zeichen (einem Zeichenblock) ein Prüfzeichen anhängt, das so gebildet wird, daß die Zahl der Bits im Zustand 1 je Spalte entweder überall gerade oder ungerade ist,
- c) gleichgewichtige Codes (m-aus-n-Codes) verwendet, bei denen jedes Zeichen die gleiche Zahl (m) von Bits im Zustand 1 enthält.

Fehlererkennung durch ein

Prüf- oder Paritätsbit je Zeichen

					Prüfbit	Zahl der "1" je Zeichen	
0	0	0	0	0	0	3	·
1	0	0	0	1	Ĭ	2	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
2	0	0	1	0	λ	2	
3	0	0	1	1	0	2	
4	0	1	0	0	J	2	Augusta.
5	1	0	1	1	Λ	4	有多点 。"
6	1	1	0	0	0	2	
7	1	1	0	1	Λ	4	
8	1	1	1	0	Λ	4	
9	1	1	1	1	CJ	4	, p. 151
						gora	de Paritat

Gleichgewichtige Codes

Beispiel: 2-aus-4-Code

Wertigk	eit	3	2	1	0
	0	1	0	0	1
	1	0	0	1	1
	2				
	3				
	4				
	5				

Nur die 0 ist nicht additiv.

Prüfzeichen je Zeichenblock

	0	1	0	0
	0	0	0	0
	1	1	0	0
	0	0	0	1
	1	1	1	1
	0	0	1	1
Prüfzeichen	0	J	0	1
	2	4	2	Á
eit, marking de la service de la service La service de la service d	Za	hl d e Sr	ler , balte	,1" e


Fehlerarten


remerarten					
einzelne Fehler:	0	1:	1	0	þ
oder	0	0	1	0	0
gleichsinnige Fehler:	Ø	1	1	0	ø
oder	0	0 1 ′	0	0	0
gegensinnige Fehler:	0	o N	1	0	A Ø
(komplementäre)	1		0	_	^

Fehlerkorrekturcodes

Zur Fehlerkorrektur ist neben der Fehlererkennung auch eine Walsieung des Fehlers erforderlich, d.h., es muß auch festgestellt werden, welches Bit verfälscht ist.

- 1. Methode: Gleichzeitiger Einsatz von Prüfbit je Zeichen und Prüfzeichen je Zeichenblock
- 2. Methode: Code mit einer Hamming-Distanz von ≥ 3 verwenden und bei fehlerhaftem Zeichen auf das n\u00e4chstliegende ausgenutzte Zeichen schlie\u00dden





Bei zwei Fehlern im Zeichenblock ist

Lend eindeutige Lokalisierung möglich.

Code mit einer Hamming-Distanz von 3

		0	0	0	Se	end	er		S	töru	ng	<u>g</u>	E	mpi	äng	er					
	Α	0	1	0	^	4	^	(A)	^	4		4	•							A Bit entfernt	
		1	0	0					0			J	. 0	- 1	1	von	1	0	1	2 Bit entfernt	(B)
	В	1	0	1												also:	_0	1	0		
•		1	1	0																•	
•																	0	1	0	Bit entfernt	(A)
					1	0	1	(B)	0	0		1	0	0	1	von	1	0	1	Bit entfernt Bit entfernt	(8)
																also:			Д	······	

BCD-Codes

8-4-2-1-Code

Ein Wortcode liegt vor, wenn eine Zahl als Goures codiert wird.

Beispiele: Dualzahlen, Graycode

Graycode

	0				0
	1				1
	2			1	1
ŀ	3			1	0
	4		1	1	0
	5		1	1	1
	6		1	0	1
	7		1	0	0
	8	1	1	0	0
	9	1	1	0	1
1	1 2 3 4 5 6 7 8 9 0	1	1	1	1
1	1	1	1	1	0
·	•	•	٠	٠	•

Mit einem **Zifferncode** wird eine Zahl ______ codiert. Dabei ändert sich das Zahlensystem nicht. In der Praxis ist die **binäre Untercodierung von Dezimalzahlen** am häufigsten. Die hierfür verwendeten Codes werden als **BCD-Codes** (binary coded decimal code, Binärcode für Dezimalziffern) bezeichnet.

Der 8-4-2-1-Code ist ein BCD-Code. Bei ihm sind die Dezimalziffern 0 bis 9 durch die Dualzahlen 0000 bis 1001 dargestellt.

8-4-2-1-Code

	8	4	2	1
0	0	0	0	0
	Ö	Ö	Ö	1
1 2 3 4 5 6 7 8 9	0	Ó	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0
7	0	1	1	1
8	1	0	0	0
9	1	0	0	1

Der Dezimalzahl 234 entspricht wortcodiert die Dualzahl 1 1 1 0 1 0 1 0, im 8-4-2-1-Code binär untercodiert sieht sie folgendermaßen aus:

0010/011/0100

Der 8-4-2-1-Code ist ein adolitive Minimalcode, der überwiegend in Zahler verwendet wird. Für das Rechnen hat er folgende Nachteile:

- Übertrag bei <u>A</u> statt bei <u>↑</u> ,
- keine einfache Bildung des Nounes (Complements

BCD-Codes

Aiken- und Drei-Exzeß-Code

Während der 8-4-2-1-Code die ersten 10 der 16 möglichen Kombinationen ausnutzt, liegen beim **Aiken-** und **Drei-Exzeß- Code** die 10 Dezimalziffern Symmetrisch zur Mitte der 16 Kombinationen. Dadurch ergibt sich bei diesen Codes das Neunerkomplement einfach durch Negation aller Stellen.

Der Aikencode ist additiv; die Stellenwertigkeiten betragen 2,4,2,1.

Beim Drei-Exzeß-Code ist z + 3 dual dargestellt. Er ist daher ein leicht lesbarer Andrungs auch . Außerdem vermeidet er die Kombinationen _____ und ____, die leicht durch Störungen auftreten können.

8-4-2-1- Code	8	Á	2	\triangle	Aiken- code	Drei-Exzeß-
Code	6	Å.	2	D	code	Code
0	0	0	0	0	0	
À	0	0	0	1	Λ	
9	0	0	1	0	j	
3	0	0	1	1	3	0
Å	0	1	0	0	d	λ
5	0	1	0	1	,	2
6	0	1	1	0		B
1	0	1	1	1		4
3	1	0	0	0		5
8)	1	0	0	1		6
	1	0	1	0		7
	1	0	1	1	5	8
	1	1	0	0	6	න න
	1	1	0	1	7	/
	1	1	1	0	8	
	1	1	1	1	9	-

Mitte

_ = Psendolahade

		8-4-2-1- Code			Aiken- code			Drei-Exzeß- Code					
Dezimalziffer	3	Ó	0	1	1	0	0	1	1	0	1	1	0
Neunerkomplement	6	0	λ	V	0	A	Λ	0	0),	0	O	1
Dezimalziffer	1	0	0	0	1	0	0	0	1	Ö	1	0	0
Neunerkomplement	8	λ	\bigcirc	0	0	J	λ	Λ	\mathcal{B}	1	0	Λ	Λ
Dezimalziffer	5	0	1	0	1	1	0	1	1	1	Õ	0	0
Neunerkomplement	4	0	λ	0	0	0	Λ	0	Û	\bigcirc	1	Λ	1

Korrekturregeln für das Rechnen mit BCD-Codes

8-4-2-1-Code:

Entsteht bei der Addition eine Pseudotetrade oder ein Übertrag, so muß eine 6 (0110) zum Ergebnis addiert werden.

Aikencode:

Entsteht bei der Addition eine Pseudotetrade ohne Übertrag, so muß eine 6 (0110) addiert, bei einer Pseudotetrade mit Übertrag subtrahiert werden.

Drei-Exzeß-Code:

Entsteht bei der Addition kein Übertrag, so ist eine 3 (0011) zu subtrahieren; entsteht ein Übertrag, so ist sie zu addiere

Beispiele:

Dezimal	8-4-2-1-Code	Aikencode	Drei-Exzeß-Code
9 + 3 —	1 0 0 1 + 0 0 1 1	1 1 1 1 + 0 0 1 1	1 1 0 0 + 0 1 1 0
12	+ Korr.	▲	
	+ Korr.		+ Korr.
4 + 2	0 1 0 0 + 0 0 1 0	0 1 0 0 + 0 0 1 0	+ 0 1 0 1
6	≜	+ Korr.	Korr.
		<u> </u>	<u> </u>
5 + 8 	0 1 0 1 + 1 0 0 0	1 0 1 1 + 1 1 1 0	1 0 0 0 + 1 0 1 1
	+ Korr.	Korr.	+ Korr.
	≙	<u> </u>	≜

2-aus-5-Codes

Von den 32 Kombinationen, die bei 5stelligen Binärzeichen möglich sind, enthalten gerade zehn jeweils zwei Elemente im Zustand 1. Diese zehn Kombinationen bieten sich für die Darstellung der zehn Dezimalziffern an. Von der großen Zahl der möglichen Zuordnungen werden am häufigsten der 7-4-2-1-0-Code, der Walkingcode und der 8-4-2-1-0-Code verwendet.

Diese 2-aus-5-Codes bieten bei nur einem Bit je Zeichen Mehraufwand eine einfache Möglichkeit zur

0	0	0	0	0
0	0	0	0	1
0	0	0	1	0
0	0	1	0	0
0	0	1	1	1
0	1	0	0	0
0	. 1	0	-	
0	1	0	-	
0	1	0	-	
0			0	0
0			0	0
0	1	0	1	1

1	0	0	0	0
1	0	0	1	1
1	0	1	0	1
7	0	~	1	0
1	0	4	1	1
1	1	0	0	1
1	1	0	1	0
1	1	0	1	1
1	1	*	0	0
1	1	1	0	1
1	1	1	1	0
1	1	1	1.	1

	7-4	7-4-2-1-0-Code							
	7	4	2	1	0				
0*	1	1	0	0	0				
1	0	0	0	1	1				
2	0	0	1	0	1				
3	0	0	1	1	0				
4	0	1	0	0	1				
5	0	1	0	1	0				
6	0	1	1	0	0				
7	1	0	0	0	1				
8	1	0	0	1	0				
9	1	0	1	0	0				

	٧	Walkingcode							
	_	1	1	ı	ł				
0	0	0	0	1	1				
1	0	0	1	0	1				
2	0	0	1	1	0				
3	0	1	0	1	0				
4	0	1	7-	0	0				
5	1	0	1	0	0				
6	1	,	0	0	0				
7	0	-	0	0	1				
8	1	0	0	0	1				
9	1	0	0	1	0				

	8-4	1-2-	1-0	-Co	de
	8	4	2	1	0
0	1	0	1	0	0
1	0	0	0	1	1
2	0	0	1	0	1
3	0	0	1	1	0
4	0	1	0	0	1
5	0	1	0	1	0
6	0	7-	1	0	0
7*	1	1	0	0	0
8	1	0	0	0	1
9	1	0	0	1	0

^{*} hier gelten die Wertigkeiten nicht

BCD-Codes

	Biquinärcode										
	5	0	4	3	2	1	0				
0	0	1	0	0	0	0	1				
1	0	1	0	0	0	1	0				
2	0	1	0	0	1	0	0				
3	0	1	0	1	0	0	0				
4	0	1	1	0	0	0	0				
5	1	0	0	0	0	0	1				
6	1	0	0	0	0	1	0				
7	1	0	0	0	1	0	0				
8	1	0	0	1	0	0	0				
9	1	0	1	0	0	0	0				

binärer quinärer Teil Teil

000000100046

	1-aus-10-Code											
	0	1	2	3	4	5	6	7	8	9		
0	1	0	0	0	0	0	0	0	0	0	٦	
1	0	1	0	0	0	0	0	0	0	0	١	
2	0	0	1	0	0	0	0	0	0	0	١	
	0	0	0	1	0	0	0	0	0	0	١	
4	0	0	0	0	1	0	0	0	0	0	١	
5	0	0	0	0	0	1	0	0	0	0	1	
6	0	0	0	0	0	0	1	0	0	0	١	
-	١.	^	^	^	^	^	^	-	_	_	-1	

0 0 0 0 0 0 0 0 1 0

0 0 0 0 0 0 0 0 0 1

8

9

	1	1	1	1	1	1	1	1	1	1
1	1	0	0	0	0	0	0	0	0	0
2	1	1	0	0	0	0	0	0	0	0
3	1	1	1	0	0	0	0	0	0	0
4	1	1.	1	1	0	. 0	0	0	0	0
5	1	1	1	1	1	0	0	0	0	0
6	1	1	1	1	1	1	0	0	0	0
7	1	1	1	1	1	1	1	0	0	0
8	1	1	1	1	1	1	1	1	0	0
9	1	1	1	1	1	1	1	1	1	0
0	1	1	1	1	1	1	1	1	1	1


Zählcode


	Biquinärcode	1-aus-10-Code	Zählcode	(6)
Stellenzahl				
Zahl der Elemente im Zustand 1				
additiv				
Hamming-Distanz				
fehlererkennend				
Redundanz (bit)				
einfache Neuner- komplementbildung	1)	2)		
einschrittig				
Kombination 0000				
Kombination 1111			·	
Anwendungs- beispiel				

)	Beim Biquinärcode	e erhält man das Neune	rkomplement, wenn man den Binär- und de	en Quinärteil von		liest.
	Beispiel: 0 1	0 1 0 0 0 4 3	1 0 0 0 0 1 0 4 6			
?)	Beim 1-aus-10-Co	ode erhält man das Neu	nerkomplement durch	des Codezeichens	3.	
	Beispiel: 0.0.0	0 1 0 0 0 0 0 0 0 4 3				

Bezeichnung			Formel						
	Reche	enre	geln für zwei und mehr Variable						
1	Kommutativ-Gesetz			A ∨ B = B ∨ A					
(vertauschung	(Vertauschungsgesetz)					A ^ E	3 = B ∧ A		
Assoziativ-Ge							= (A ∨ B) ∨ C =		
(Zusammenfas		etz)	Α ^	B V C =	= A	^ (B ^ C)	= (A ∧ B) ∧ C =	= B ∧ (A ∧ C)	
Distributiv-Ge (Verteilungsge						•	$(C) = A \vee (B \wedge C)$,	
(Vertendingsge	36(2)						$(C) = A \wedge (B \vee$	- /	
							$(B \lor D) = (A \lor B) \lor (B \land D) = (A \lor B)$		
De Morgansch	oo Cooot-	_				·····			
(Regeln für die Neg Ausdrücke)						= A ∧ B = Ā ∨ B	$A \lor B = \overline{A}$ $A \land B = \overline{A}$		
Kürzen und Ve	reinfache	n		······································		A ∨ (A ∧			
von Gleichung	en					A ^ (A ∨	•		
						· ·	$B) = A \vee B$		
			$A \wedge (\overline{A} \vee B) = A \wedge B$						
			$(A \lor B) \land (A \lor \overline{B}) = A$						
			$(A \land B) \lor (A \land \overline{B}) = A$						
		Re	chne	n mit	D	ualzahl	en		
Addition		Α	+ B	Summ	ne	ë Übertrag auf die nächsthöhere Stelle			
			0+0	= 0			0		
			0+1	= 1		0			
			1+0	= 1		0			
		1 4	1+1 ·1+1	= 0 = 1		1			
Subtraktion			<u>- В</u>	Differe		Übaataa]		
Gustiantion					11Z	Opertrag	auf die nächst	hohere Stelle	
•			0-0 0-1	= 0 = 1			0		
			1-0	= 1			- 1 0	į	
			1-1	= 0	.				
0-		1-1	= 0		- 1				
		1 —	1-1	= 1			— 1		
Multiplikation	A · B		Pro	dukt		Division	A : B	Quotient	
	0.0		-	= O			0:1	= 0	
	0 · 1		}	0			1:1	= 1	
	1 · 0 1 · 1			• 0 • 1					
				1	<u> </u>				

Begriffe zur Schaltalgebra





Kontakt a betätigt?	Kontakt b betätigt?	Lampe Labrennt?
nein	nein	_
nein	ja	_
ja	nein	
ja	ja	V

annehmen kann, werden mit 0 und 1 bezeichnet.

Transitor T ₁ beleuchtet?	U _{BE2} ≧ 0,6 V?	Lampe Labrennt?
nein	nein	
nein	ja	
ja	nein	
ja	ja	√

Beide Schaltungen realisieren mit unterschiedlichen Mitteln die gleiche Funktion: Die Lampe La brennt nur dann, wenn erfüllt sind, d.h., die Ausgangsgröße (Zustand der Lampe) hängt bei beiden Schaltungen in gleicher Form von den Eingangsgrößen (Kontaktstellungen, Transistoransteuerungen) ab.

Soll wie in der Schaltalgebra nur diese Funktion unabhängig von der technischen Realisierung betrachtet werden, so nennt man die Ein- und Ausgangsgrößen allgemein Schaltvarlable.

Eine binäre Schaltvariable ist also eine _______ Veränderliche. Die beiden Zustände, die sie

Die Abhängigkeit der Schaltvariablen am Ausgang von den Schaltvariablen an den Eingängen wird als **Scha**ltfunktion oder **Verknüpfung** bezeichnet.

Grundverknüpfungen

UND-Funktion

1. Wahrheitstabelle


Α	В	Z
0	0	
0	1	
1	0	
1	1	

Der Ausgang Z einer UND-Funktion (Konjunktion) ist im Zustand 1, wenn der Eingang A ______ im Zustand 1 sind.

Die Wahrheitstabelle der UND-Funktion stellt auch die Rechenregeln für die _____ von Dualzahlen dar.


2. Schaltaigebraische Darstellung

3. Zustandsdiagramm





Sobald bei einer UND-Funktion ein Eingang auf 0 liegt, besteht am Ausgang der Zustand

4. Funktionssymbole



5. Beispiel für eine Realisierung: UND-Schaltung mit Relais





Der Ausgang Z führt nur dann Spannung, wenn am Eir	1-
gang Aam Eingang B	
Spannung anliegt.	1

Grundverknüpfungen

ODER-Funktion

1. Wahrheitstabeile

A	В	Z
0	0	
0	1	
1	0	,
1	1	


Der Ausgang Z einer ODER-Funktion (Disjunktion) ist im Zustand 1, wenn der
Eingang A der Eingang B beide im Zustand 1 sind.

Die Wahrheitstabelle der ODER-Funktion stellt auch mit Ausnahme der letzten Zeile die Rechenregeln für die ______ von Dualzahlen dar.

2. Schaltzigebraische Darstellung


(gelesen: Z gleich A oder B)


3. Zustandsdiagramm



Sobald bei einer ODER-Funktion ein Eingang auf 1 liegt, besteht am Ausgang der Zustand


4. Funktionssymbole





5. Beispiel für eine Realisierung:

ODER-Schaltung mit Relais



Der Ausgang Z führt nur dann Spannung, wenn am Eingang A ____ am Eingang B ____ an beiden Spannung anliegt.

Grundverknüpfungen

NICHT-Funktion


1. Wahrheitstabelle

Α	Z
0	
1	


Der Ausgang Z einer NICHT-Funktion (Negetion) ist im Zustand 1, wenn der Eingang A auf ____liegt und _____.


2. Schaltaigebraische Darstellung


3. Zustandsdiagramm



4. Funktionssymbole







A —	z			
A —	z			
		alte No	rm	

Der Ausgang Z führt nur dann	Spannung,	wenn	der	Ein-
gang A	ist und			

Zusammenstellung

UND-	ODER-	NICHT-Verknüpfung
0 ^ 0 = 0	$0 \vee 0 = 0$	7 = 1
0 A 1 = 0	0 v 1 = 1	T = 0
1 A 0 = 0	$1 \vee 0 = 1$	
1 1 1 = 1	1 v 1 = 1	

1. Die kommutativen Gesetze

Die Schaltvariablen sind bei UND- und ODER-Verknüpfungen vertauschbar.

2. Die assoziativen Gesetze

$$A (BC) = (AB) C = (AC) B = ABC$$

 $A \lor (B \lor C) = (A \lor B) \lor C = (A \lor C) \lor B = A \lor B \lor C$

Bei einer UND- und einer ODER-Verknüpfung von mehr als zwei Schaltvariablen muß die Verknüpfung von allen Variablen nicht zusammen vorgenommen werden, sie kann auch stufenweise nacheinander in beliebiger Reihenfolge erfolgen.

3. Die distributiven Gesetze

$$AB \lor AC = A (B \lor C)$$

Bei einer ODER-Verknüpfung von zwei UND-Verknüpfungen kann eine in beiden UND-Verknüpfungen gemeinsame Variable ausgeklammert werden.

$$(A \lor B) (A \lor C) = A \lor BC$$

Bei einer UND-Verknüpfung von zwei ODER-Verknüpfungen kann eine in beiden ODER-Verknüpfungen gemeinsame Variable ausgeklammert werden.

^{*)} An dieser Stelle wird aus Gründen der Übersichtlichkeit das ausführliche UND-Symbol verwendet.

4. Die Kombinationen aus einer Schaltvariablen, ihrer Negation und Konstanten (Absorptionsgesetze)

$$A \wedge A = A$$

$$A \wedge 1 = A$$

$$A \wedge 0 = 0$$

$$A \wedge \overline{A} = 0$$

$$A \vee \overline{A} = 1$$

Das Ergebnis einer UND-Verknüpfung oder einer ODER-Verknüpfung einer Variablen mit sich selbst, ihrer Negation oder einer Konstanten ist die Variable selbst oder eine Konstante.

5. Die doppelte NICHT-Funktion

Die doppelte NICHT-Funktion hebt sich auf.

6. De Morgansche Gesetze

$$\overline{AB} = \overline{A} \vee \overline{B}$$


Eine am Ausgang negierte UND-Funktion erfüllt die gleiche Schaltfunktion wie eine an allen Eingängen negierte ODER-Funktion.

$$\overline{A \vee B} = \overline{AB}$$

Eine am Ausgang negierte ODER-Funktion erfüllt die gleiche Schaltfunktion wie eine an allen Eingängen negierte UND-Funktion.

Anwendung der assoziativen Gesetze


Durch die Gültigkeit der assoziativen Gesetze besteht die Möglichkeit, ein UND- oder ein ODER-Glied mit vielen Eingängen aus mehreren UND- bzw. ODER-Gliedem mit weniger Eingängen zusammenzusetzen.



Für ein UND-Glied mit 10 Eingängen sind bei Verwendung von UND-Gliedern mit

- a) 2 Eingängen Verknüpfungsglieder
- b) 3 Eingängen ___ Verknüpfungsglieder
- c) 4 Eingängen Verknüpfungsglieder

erforderlich.



Nr.3 We laufet die Schaltfunktion von Ausgangssignal az dee Schaltung von Aufgabe Nr.2?

Kommutativgesetz der Schaltalgebra

Wenden Sie das Kommutativgesetz so oft an, class die Elemente der nachfolgenden Terme in möglichst vielen verschie denen Reihenfolgen auftrelen!

$$Nr6$$
 a) $s_1 = b(cva);$ b) $s_2 = (dvc)a;$ c) $s_3 = a(cvb);$

Berechnen Sie!


$$\frac{Nr.7}{c}$$
 a) $av(\bar{a}n0);$ b) $(anbna)vb$
c) $(\bar{a}nb)v(dnd);$ d) $(avb)n(avb)$


Aufgaben	ju "As	soziahi	geself de	er Schaltal	gebra"	
					nenten far d	hė
				zv(bvc);	c) $s_3 = ab$	
			(b) S ₂ = ($c)s_3 = (\vec{a} \lor c)$:)d;
	-+I.		hvgeseff.			
c)	S= 0	ich de	xy = ;	b) $s = c$ d) $s = x$	udve uf v tz	
		1 1 1 1		tz an!		
Ma U						
107. 7	S = ik	lmn v p	qrs;		vb) v (c v d)
<i>(a)</i>	s = ik s = x	lmn v p /z 1jk	grs;		vb)v(cvd ca(jvk)	
(c)	S = ik S = X	lmn v p /2 1 jk	grs;			
(C)	s = ik s = x	lmn v p	grsj			
(c)	S = ik S = X)	lmn v p	grs;			
	S = ik S = X	lmn v p	grsj			
		lmn v p	grs;			
	S = X	lmn v p				

Anwendung der distributiven Gesetze

$$AB \ V \ AC = A (BVC) \ Z$$


Α	В	С	AB	AC T	ABvAC	ВуС	A (BvC)
0	0	0	0	0	0	0	0
0	0	1	0	0	0	1	0
0	1	0	0	0	0	٨	0
0	1	1	0	0	0	1	0
1	0	0	0	0	0	0	0
1	0	1	0	J	λ	Λ	λ
1	1	0	Λ	0	1	Λ	Λ
1	1	1	Λ	λ	Λ	Λ	Λ
						- = _	






$$(AvB)(AvC) = AvBC$$
?

Α	В	С	AvB	AvC	(AvB) (AvC)	вс	AvBC
0	0	0	0	0	Ø	0	0
0	0	1	0	J	a	0	0
0	1	0	Λ	0	Q	0	0
0	1	1	1	٨	λ)	Λ
1	0	0	λ	λ)	0	Λ
1	0	1	1	Λ	À	0	λ
1	1	0	Λ	Ì	l A	0	λ
1	1	1	/	Λ	٨	Λ	λ
						_	





Durch das Ausklammern nach den distributiven Gesetzen ist es möglich, Verknüpfungsglieder einzusparen.


Die distributiven Gesetze erlauben das Ausklammern bei UND- und ODER-Funktionen in gleicher Weise. Das zeigt, daß UND- und ODER-Verknüpfung gleichwertig sind.


Gebrauch von Klammern

Die Grundverknüpfungen sind gleichrangig. Um trotzdem beim Schreiben von schaltalgebraischen Ausdrücken Klammern zu sparen, hat man künstlich Prioritäten eingeführt.


NICHT- vor UND- vor ODER-Verknüpfung

(vgl. Punktrechnung vor Strichrechnung)






Beispiele



(ABC) (ABC)

= .CFE. AB =


2.



MBC (AVBVC) A (AVBVC)

= ...AMA.C.... =

3.



BA(AVB)..

4. AVAB =
$$A(\Lambda YB)$$
 = $A\Lambda$ = A

Aufgobe zu "Umkehrgesehe" | de Morgansche Gesetze

- Durch Inverheren des einen der beiden Binärzeichen entsteht das andere Binärzeichen
- Ein gegebenes binäres Element A1 kann durch ein anderes, gleichwerhiges binäres Element A2 erseht werden, wenn man alle UND von A1 durch ODER in A2 6zw. alle ODER von A1 durch UND in A2 erseht und in A2 alle Anschlüsse gegenüber dem Eusland in A1 inverhiert.

Nr. 1 Bilden Stê die gleichwertigen Schollungen chne Aegienungen am Ausgang!

a)
$$\frac{1}{1}$$
 8 b $\frac{1}{1}$ 8 c $\frac{1}{1}$ 9 c $\frac{1}$ 9 c $\frac{1}{1}$ 9 c $\frac{1}{1}$ 9 c $\frac{1}{1}$ 9 c $\frac{1}{1}$ 9 c

Nr. 2 Bilden Sci die gleichwertigen Schallungen durch Invertieren der Eingange!

a)
$$\frac{E1}{E2}$$
 $\frac{E1}{E2}$ $\frac{E1}{E2}$

Nr3 Formen Sie mit Hilfe der de Morganschen Gesetze die Terme um!

a) a n b; b) a n b; c) \(\bar{a} \n b; \) d) \(\bar{a} \n b; \)

Nrs Beweisen Sie, dass and vant = a ist!

Anwendung der De Morganschen Gesetze

A	В	AB	AB	Ā	В	AvB
0	0	0	人	λ	λ	λ
Ó	1	0	<	λ	0	λ
1	0	G	1	0	1	Λ
1	1	~	0	0	0	0
				_ <	_	

$$\begin{array}{cccc}
\overline{AB} & = & \overline{A} \vee \overline{B} \\
A & & & \\
B & & & \\
B & & & \\
B & & & \\
\end{array}$$

Getrennte Negationsstriche über einzelne Variable bedeuten, daß die betreffenden Eingange negiert sind.

Ein gemeinsamer Negationsstrich über mehrere Variable bedeutet, daß der Ausgang der Verknüpfung negiert ist.

$$A \longrightarrow \overline{A \vee B} = \overline{AB} = \overline{AB}$$

$$A \longrightarrow \emptyset$$

$$B \longrightarrow \overline{A} B = A. V. \widehat{B}.$$

$$A \longrightarrow \emptyset$$

Ein UND-(ODER-)Glied kann durch ein ODER-(UND-)Glied ersetzt werden, wenn alle beim UND-(ODER-)Glied nichtnegierten Ein- und Ausgänge beim ODER-(UND-)Glied negiert werden und die beim UND-(ODER-)Glied negierten beim ODER-(UND-)Glied nicht negiert werden.

Aufgaben zu "Distributivgesetze der Schaltalgebra

In der Schalfolgebra gellen zwei Distributivgesetze:

$$a \wedge (b \vee c) = (a \wedge b) \vee (a \wedge c)$$

$$(a \lor b) \land (a \lor c) = a \lor (b \land c)$$

Wenden se de Verleilungsgeselge an!

Nr. 1 a)
$$s_n = x \vee (y \wedge z)$$
;

c)
$$S_2 = X \vee Y \vee (X \wedge 2)$$

Wenden sie die Dishibuhi geselfe an!

Nr. 2 a)
$$s_1 = (u \vee V) \wedge W$$
;

c)
$$S_2 = [(x \lor 2) \land y] \lor [x \land (y \lor x)]$$


Nr. 3 Ermitteln Sie fair die folgende Shaltung für K1:

a) die Schaltfunkhön Y_{K1}, b) die mit den Verleilungsgesetzen ungeformte Schaltfunkhön!

Nr.4 Für K2 der nebenstehenden Schallung ist zu bestimmen:

a) die Schalfunkhon ynz,

b) du mit Hilfe der Verleitungsgeselge vereinfachte Schaltfunktion!



ÜBUNG 1

GRUNDFUNKTIONEN

Bilden Sie die Wahrheitstabellen mit 3 Eingangsvariablen für die Grundverknüpfungen AND, OR, NAND und NOR.

Zeichnen Sie die dazugehörigen Schaltzeichen

Zeichnen Sie den dazugehörigen Stromlaufplan mit Schaltern

Notieren Sie die Funktionsgleichungen

ÜBUNG 2

SCHALTALGEBRA

≥1

Aus der nebenstehenden Logikschaltung ist folgendes zu erstellen:

Wahrheitstabelle
Funktionsgleichung

Anschliessend ist die Schaltung auf Grund der Gesetze von de Morgan so umzuformen, dass Sie nur mit NAND-Funktionsblöcken aufgebaut werden kann.

(Invertierte Eingänge mit einem Kreis am Eingang bezeichnen)

ÜBUNG 3

SCHALTALGEBRA

Aus den untenstehenden Wahrheitstabellen sind die Funktionsgleichungen und die dazugehörenden Schaltungen zu bilden.

	A	В	X
	0	0	0
1	0	1	0
ĺ	1	0	1
	1	1	1

A	В	X
0	0	0
0	1	1
1	0	1
1	1	1

$$A - Q - X = \overline{A} \wedge B$$

A	В	X
0	0	1
0	1	1
1	0	0
1	1	1

A 0	В	X
0	0	1
0	1	0
1	0	0
1	1	1

$$|\mathcal{B}_{\Lambda}(\overline{\mathcal{B}}) \times (\overline{\mathcal{A}}_{\Lambda} \mathcal{B}) = \chi \times (\overline{\mathcal{A}}_{\Lambda} \mathcal{B})$$

A 0	В	Χ -
0	0	1
0	1	1
1	0	1
1	1	1



ELEKTRONIK

Digitaltechnik

5.1.5

Gatter


GRUNDFUNKTIONEN

Aufgabe: Tragen Sie die entsprechenden Daten in die Tabelle ein!

Gatter WHT

E1	E0	Α
0	0	0
0	1	0
1	0	0
1	1	1

Symbol Boolscher




Zeitlaufdiagramm




OR

AND





XOR





NOT


E0	Α
0	1
1	0

$$-\Lambda_{o-}$$
 $A = EO$




NAND

E1	E0	Α
0	0	1
0	1	0
1	0	0
1	1	0



NOR

E1	E0	Α
0	0	1
0	1	O
1	0	0
1	1	0



ELEKTRONIK

Digitaltechnik

5.1.6

Gatter

ÜBUNGEN

Aufgabe: Füllen Sie die untenstehende Tabelle aus! Sie haben jeweils eine Darstellungs-


form vorgegeben.

Gatter WHT





Boolscher Ausdruck


Zeitlaufdiagramm

















NAND

E2	E1	E0	Α
0	0	0	Ì
0	0	1	1.
0	1	0	1
0	1	1	ì
1	0	0	i
1	0	1	\
1	1	0	ì
1	1	1	0









Minterme

Ein Minterm ist eine UND-Verknüpfung, die alle Variable einmal enthält, wobei diese nichtnegiert oder neglert auftreten können.

Minterme von den Schaltvariablen A, B, C und D sind z.B.:

ABCO ABCO ABCO ABCO

Es gibt ebensoviel verschiedene Minterme wie Eingangskombinationen, bei n Variablen

Jeder Minterm hat nur bei 2in25 Eingangskombination den Wert λ

Minterm.	Funktionssymbol	Eingangskombination, für die der Minterm den Wert 1 hat			
		Α	В	С	D
ABCD	A — & C — D			1	
ĀBCD	A—O & C—O D	0	ĺ	0	
ABCD	A — &	1	0	0	Î
ĀBCD	A — O & B — O C — O D — O	0	0	0	0

Man erhält für eine Eingangskombination den zugehörigen Minterm, wenn man in der UND-Funktion aus allen Variablen die Variablen negiert, die bei dieser Kombination im Zustand 0 sind.

Vollständige disjunktive Normalform

A 1.31

	Α	В	С	Z
7	0	0	0	1
	0	0	1	0
	0	1	0	0
-	0	1	1	1
	1	0	0	0
->	1	0	1	1
7	1	1	0	1
	1	1	1	0

Die disjunktive Normalform wird aus den Eingangskombinationen gebildet, bei denen der Ausgang den Wert 1 hat.


Z soll den Wert 1 annehmen bei den Eingangskombinationen

000 (Minterm ABC)
011 (Minterm ABC)
101 (Minterm ABC)
110 (Minterm ABC)

Die Ausgänge der Minterme müssen so verknüpft werden, daß eine hier entstehende 1 zum Ausgang Z durchgreift. Dafür sind die Mintermausgänge disjunktiv (über ein ODER-Glied) zu verknüpfen.

Z = ABC VABC VABC VABC

Man erhält den schaltalgebraischen Ausdruck für ein Schaltnetz, das eine Wahrheitstabelle realisiert, wenn materialle Eingangskombinationen, für die der Ausgang im Zustand 1 sein soll, die Minterme aufschreibt und sie durch eine ODER-Funktion verknüpft. Der so erhaltene Ausdruck ist die vollständige disjunktive Normalform für Z.



Maxterme

Ein Maxterm ist eine ODER-Verknüpfung, die alle Variablen einmal enthält, wobei diese nichtnegiert oder negiert auftreten können.

Maxterme von den Schaltv	ariablen A, B, C und D sind z.B.:	
AVBYCYD AYBY	- $ -$	5vEVD
- v. t i-l. amahir	edene Maxterme wie Eingangskombinationen, bei	n Variablen $\frac{2^n}{}$
Es gibt ebensoviel verschie	BOBILE Mayiciting And Tindenidan	

Jeder Maxterm hat nur bei eines Eingangskombination den Wert

Maxterm	Funktionssymbol	Eil f	ngangskor ür die der l den Wer	nbination, Maxterm t 0 hat	
	The grant of the control of the cont	Α	В	С	D
AvBvCvD	A ≥ 1 B C D	0	, O	0	0
ĀvBv C vD	A — ○ ≥ 1 B — ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○	 		Ì	0
AvBv℃vD	A—— ≥1 B—O C—O D	0		١	0
ĀvBvĈvŌ	A—0 ≥1 B—0 C—0 D—0		\	\	0

Man erhält für eine Eingangskombination den zugehörigen Maxterm, wenn man in der ODER-Funktion aus allen Variablen die Variablen negiert, die bei dieser Kombination im Zustand 1 sind.

Vollständige konjunktive Normalform

Die konjunktive Normalform wird aus den Eingangskombinationen gebildet, bei denen der Ausgang den Werk () hat.


Z soll den Wert 0 annehmen bei den Eingangskombinationen

001 (Maxterm —) AVBVC 010 (Maxterm —) AVBVC 100 (Maxterm —) AVBVC 111 (Maxterm —) AVBVC

Die Ausgänge der Maxterme müssen so verknüpft werden, daß eine hier entstehende 0 zum Ausgang Z durchgreift. Dafür sind die Maxtermausgänge konjunktiv (über ein UND-Glied) zu verknüpfen.

z = (AVBVC) (AVBVC) (AVBVC) (AVBVC)


Man erhält den schaltalgebraischen Ausdruck für ein Schaltnetz, das eine Wahrheitstabelle realisieren soll, v man für alle Eingangskombinationen, für die der Ausgang im Zustand 0 sein soll, die Maxterme aufschreibt und sie durch eine UND-Funktion verknüpft. Der so erhaltene Ausdruck ist die vollständige konjunktive Normalform.



Schaltnetzvereinfachung

Prinzip der Vereinfachung

Die beiden vollständigen Normalformen sind zwei Möglichkeiten, jede durch eine Wahrheitstabelle darstellbare Aufgabe mit einem schaltalgebraischen Ausdruck zu beschreiben. Sie lassen sich vereinfachen, wenn sie benachbarte Minterme (Maxterme) enthalten. Zwei Minterme (Maxterme) sind benachbart, wenn sie sich nur in einer Variablen unterscheiden. Ein Minterm (Maxterm) aus n Variablen hat n benachbarte Minterme (Maxterme).



Vereinfachung bei benachbarten

Mintermen: $\overline{A}B\overline{C}D \vee AB\overline{C}D = \underline{BCD}(\overline{A}\vee A) = \underline{BCD}$

Maxtermen: $(Av\overline{B}vCv\overline{D})(\overline{A}v\overline{B}vCv\overline{D}) = \overline{C}(\overline{D}(Av\overline{A}) = \overline{D}(\overline{D})$

Beispiel:

_			
к	L	М	Z
0	0	0	1
0	0	1	0
0	1	0	1
0	1	1	0
1	0	0	0
1	0	1	1
1	1	0	0
1	া	1	1

vollständige disjunktive Normalform:

$$Z = \frac{\overline{KLMV} \overline{KCMV} \overline{KLMV} \overline{KLMV$$


vollständige konjunktive Normalform:

$$Z = \frac{\mathbb{E}(\mathbb{E} \times \mathbb{E} \times \mathbb{E})}{\mathbb{E}(\mathbb{E} \times \mathbb{E} \times \mathbb{E})} \times \mathbb{E}(\mathbb{E} \times \mathbb{E} \times \mathbb{E}) \times \mathbb{E}(\mathbb{E} \times \mathbb{E}) \times \mathbb{E}(\mathbb{E}) \times \mathbb{E}(\mathbb{E}) \times \mathbb{E}(\mathbb{E}) \times \mathbb{E}(\mathbb{E}) \times \mathbb{E}(\mathbb{E}) \times \mathbb{E}(\mathbb{E}) \times \mathbb{E}($$


Schaltnetzvereinfachung

Karnaughtafel

In der Karnaughtafel werden den Eingangskombinationen Felder (Quadrate) zugeordnet, in die die zugehörigen Ausgangszustände eingetragen werden. Die Felder sind so Angeordnet, daß benachbarte Minterme bzw. Maxterme Felder mit einer gemeinsamen Kante sind. Da Quadrate vier Kanten haben, ist diese Darstellung am günstigsten bei vier Variablen.



Zur Vereinfachung einer disjunktiven Normalform können nur 2, 4, 8, ... benachbarte Felder mit 1, zur Vereinfachung einer konjunktiven Normalform benachbarte Felder mit 0 zusammengefaßt werden. Man erhält die Eingangskombination für eine Zusammenfassung, indem man die innerhalb der Zusammenfassung gleichbleibenden Eingangszustände aufschreibt und für die sich ändernden Eingangszustände den unbestimmten Funktionswert x setzt. Bei der Bildung der zugehörigen Terme entfällt die x entsprechende Variable.




Schaltnetzvereinfachung


Beispiel:


Es ist ein Schaltnetz zur Pseudotetradenerkennung für den Drei-Exzeß-Code zu entwerfen. Es ist sowohl a) die einfachste disjunktive als auch b) die einfachste konjunktive Normalform zu entwickeln.


- 1. Wahrheitstabelle aufstellen
- 2. Karnaughtafel aufstellen
- 3. einfachste Normalform aus der Karnaughtafel ablesen
- 4. Schaltnetz zeichnen

zu 1.	Drei – Exzeßcode	_	_	_	0	1	2	3	4	5	6	7	8	9	_		Γ-
	Α	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1
	В	0	0	0	0	1	1	1	1	0	0	0	0	1	1	1	1
	C	0	0	1	1	0	0	1	1	0	0	1	1	0	0	1	1
	۵	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1
	Z	IA	λ	λ	0	0		$\hat{\Omega}$	0	0	0	0	0	\circ	7	Λ	1









19.3 Monostabile Kippglieder, Verzögerungsghed

monostabiles Kipp- glied allgemein (AIF) MF nicht nachtrigger- bar mit Angabe der Impulszeit, Trigge- rung mit ansteigender Flanke MF nachtriggerbar mit Angabe der Impulszeit, Trigge- rung mit ansteigender Flanke MF nachtriggerbar mit Angabe der mit Angabe der Flanke Verzögerungsglied mit Angabe der Ver- zögerungszeiten	11	Signat-Zeic-Diagramm
		7 7 7

Bistabile Kippglieder 19.2

* Production of the second

Benennung	Funktionssymbol	Wahrh	Wahrheitstafel	
RS-Kippglied		4	B	8
	8 - N	0 1 1	0-0-	unverändert 0 rücksetzen 1 setzen verboten
R.S-Kippglied mit Priorität für Rücksetzen	A—S 1—0	V	13	Ò
		0 0	0-0-	unverändert 0 rücksetzen 1 setzen 0 rücksetzen
RS-Kippglied mit Priorität		A	В	0
	B—R 19—0	0 0 1	0 = 0	unverändert 0 rücksetzen 1 setzen 1 setzen
R S-Kippglied mit Priorität)	V	В	0
Signal	8 —62/1R →	0 0 1	0-0-	unverändert 0 rücksetzen 1 setzen unverändert
RS-Kippglied		K	В	٥
	8 - B - B - B - B - B - B - B - B - B -	00	0 - 0 -	verboten 1 setzen 0 rücksetzen unverändert

Taktgesteuerte, bistabile Kippglieder Qu Zustand vor dem Taktimpuls Qu+1 Zustand nach dem Taktimpuls


RS-Kippglied mit Taktzustandssteuerung		₹	В	Qm•i	
·	8	0	0 1 1	5 0-1	unverändert rücksetzen setzen verboten
/K-Kippglied, einflan- kengesteuert (mit abfal- lender Flanke)	A	V	В	Q1	
	B XC1	0 1 1 1	0 1 0	Ç-10	unverändert rücksetzen setzen Ånderung
JK-Master-Slave-Kipp- glied, zweiflankengesteu-	, L	A.	В	Qtn-1	
ert (Vorbereitung mit ansteigender und Ausgangs- änderung mit abfallender Flanke)	S N N N N N N N N N N N N N N N N N N N	0 . 1	0-0-		unverändert rücksetzen setzen Anderung
T-Kippglied, Binärteiler (Frequenzteiler)	c t	Qm+1 = Qm	ත <u>්</u>		
D-Kippglied Zustandsgesteuert	0 01	Ú	₹	Qm-1	
		1100	0 1 0	ర్థ్లం -	unverändert unverändert rücksetzen setzen
D-Kippglied Zweiflankengesteuert	A 10 7		ĸ	Qm-i	
•			0	0 -	rücksetzen setzen

104


Verknüpfungen mit 2 Variablen

UND-Funktion Konjunktion	A B Z 0 0 0 0 1 0 1 0 0 1 1 1	Z = AB = AAB = A&B (A und B)	A — & Z
ODER-Funktion Disjunktion	A B Z 0 0 0 0 1 1 1 0 1 1 1 1	Z = A v B = A + B (A oder B)	A — ≥ 1 B — Z
NAND-Funktion Schefferfunktion	A B Z 0 0 1 0 1 1 1 0 1 1 1 0	Z = \overline{AB} (nicht (A und B))` Z = $A \overline{A} B$ (A nand B)	A — & O— Z B — —
NOR-Funktion Peircefunktion	A B Z 0 0 1 0 1 0 1 0 0 1 1 0	Z = AvB (nicht (A oder B)) Z = AvB (A nor B)	A — ≥ 1 B — z
Inhibition	A B Z 0 0 0 0 1 0 1 0 1 1 1 0	Z = AB (A und nicht B)	A — & — Z B — O
Implikation	A B Z 0 0 1 0 1 0 1 0 1 1 1 1	Z = A v B (A oder nicht B) B ⊃ A (B impliziert A)	A — Z B — Z
Äquivalenz	A B Z 0 0 1 0 1 0 1 0 0 1 1 1	Z = AB v AB (nicht A und nicht B oder A und B) A ≡ B (A äquivalent B)	A = Z B = Z
Antivalenz XOR-, Exklusiv-ODER - Funktion	A B Z 0 0 0 0 1 1 1 0 1 1 1 0	Z = AB v AB (nicht A und B oder A und nicht B) A + B (A antivalent B)	A = 1 B = Z


Besondere Bedeutung der NAND- und NOR-Funktion



Wie die Darstellung zeigt, lassen sich die drei Grundverknüpfungen UND-, ODER- und NICHT-Funktion sowohl nur aus NAND- als auch nur aus NOR-Gliedern realisieren. Da die drei Grundverknüpfungen ausreichen, um jedes Schaltnetz aufzubauen, ist damit gezeigt, daß man für alle Schaltnetze nur mit NAND- oder nur mit NOR-Gliedern auskommen kann.



NAND-Glieder können auf mehrere Eingänge erweitert werden durch Zusammenfassen über ein _____--Glied, NOR-Glieder durch Zusammenfassen über ein ____--Glied.



Ein in **disjunktiver Normalform** vorliegendes Schaltnetz wird auf **NAND-Glieder** typisiert, indem man sowohl die UND-Glieder als auch das Ausgangs-ODER-Glied durch **NAND-Glieder** ersetzt. Von einer direkt mit dem Ausgangs-ODER-Glied verbundenen Variablen ist die Negation zu verwenden.

Ein in **konjunktiver Normalform** vorliegendes Schaltnetz wird auf **NOR-Glieder** typisiert, indem man sowohl die ODER-Glieder als auch das Ausgangs-UND-Glied durch NOR-Glieder ersetzt. Von einer direkt mit dem Ausgangs-UND-Glieder verbundenen Variablen ist die Negation zu verwenden.

Ubung zu Schalfalgebra

Entwerfen sie für nachstehende Abhrheisfabelle ein Schalthaf.

Die Schalfunkhöm ist in der einfachsten disjunkhuen Normalform anzugeben und das Schaltness auf NANO-Gleichen
typiscert zu zeichnen.

	<u> </u>	<u> </u>	 		
A	B	C	D	2	CD 00 01 11 10
0	0	0	0	0	00 0 0 0
0	0	0			01 10 10
0	0		0	0	
0	0	l			10 0 0 0
0		0	0	0	
0		O		0	ABOV ABOVABOV ABO
0	(0	0	ABCD
0		ili	l:		
	0	0	0	0	
	0	0		-('_	
	0	1	O	0	48
	0	1	1		
1		0	0		
<u>.</u> (0	11		
1-	1	1	0	0	
	(1	l	0	
<u> </u>					


Schaltnetzsynthese


Beispiel:

Am Ausgang Z eines Schaltnetzes soll der Zustand 1 bestehen, wenn von den drei Eingängen A, B und C wenigstens zwei im Zustand 1 sind. Das Schaltnetz ist auf NAND-Glieder und auf NOR-Glieder typisiert anzugeben.


A	В	C	Z
0	Q	0	0
0	0	1	0
0	1	0	0
0	1	1	
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	


disjunktive Normalform






konjunktive Normalform





Schaltnetzanalyse

Ziel der Schaltnetzanalyse ist es, die Funktion eines gegebenen Schaltnetzes zu ermitteln, d. h. die Wahrheitstabelle für das Schaltnetz aufzustellen.



Ein Halbaddierer kann gegenüber einem Volladdierer nur die beiden Summanden, nicht aber den Übertrag aus der vorhergehenden Stelle berücksichtigen.


Wahrheitstabelle des Halbaddierers

Х	Υ	Z	Ü,
0	0	0	0
0	1		0
1	0	1	0
1	1	0	
		/	_
XOS		•	ANÒ


Schaltnetzanalyse


Lesen von Schaltnetzplänen

Verknüpfung	an einem Eingang	erzwingt am Ausgang
UND-	0	0
ODER-	1	١
NAND-	0	1
NOR-	1	0



Α	В	С	Z ₁	Z
0	0	0	0	
0	0	1	0	1
0	1	0		
0	1	1	Î	Q
1	0	0	0	
1	0	1	0)
1	1	0		
1	1	1		





К	L	М	Z ₁	Z ₂	Z
0	0	0		Ì	0
0	0	1	l)	0
0	1	0]		0
0	1	1	ì		0
1	0	0	1	Ì	0
1	0	1	1	0	1
1	1	0	0	1	1
1	1	1	0	Ò	(


z = <u>VLvM</u> = <u>V (LvM</u>) M 00 01 11 10 0 0 0 0

Untersuchung eines komplexen Schaltnetzes


1 Aufgabenstellung

Für das Schaltnetz unter 2 ist die Wahrheitstabelle aufzuetellen und durch Aufbau des Schaltnetzes zu überprüfen. Mit der Karnaughtafel ist zu prüfen, ob sich das gegebene Schaltnetz weiter vereinfachen läßt.

2 Meßschaltung und Ergebnisse



Schaltnetz:



						_	
Α	В	С	D	Z ₁	Z	Z ₃	Z
0	0	0	0	1	Ī	1	0
0	0	0	1	1	1	1	0
0	0	1	0	1	1	O	1
0	0	1	1	1	Ì	(0	
0	1	0	0	1	1	Ì	0
0	1	0	1	1	١	Ü	0
0	1	1	0	1	١	1	0
0	1	1	1	١	Ì	1	0
1	0	0	0	1	0	1	1)
1	0	0	1	1	-		1)
1	0	1	0	0	Q	Ô	1
1	0	1	1	0	1	0	Î
1	15.	O,	0			Ü	0
1	1	0	1	1	:	()	0
1	1	1	0	0	-	1	1
1	1	1	1	0	<u>()</u>	1	l

Schaltnetzanalyse

3 Bauteile und Geräte

Verknüpfungsschaltungen aus einer Schaltkreisfamilie

- 2 NICHT-Schaltungen
- 2 NAND-Schaltungen mit 2 Eingängen
- 2 NAND-Schaltungen mit 3 Eingängen

 $S_{1...4}$ Signalgeber für statische Binärsignale

La Signallampe für Binärsignale Spannungsquelle

passend zur verwendeten Schaltkreisfamilie

4 Durchführung

Für das Schaltnetz ist die Wahrheitstabelle unter 2 auszufüllen. Erst dann ist die Schaltung aufzubauen. Für alle gangskombinationen ist der sich ergebende Ausgangspegel unter Berücksichtigung der Zuordnung mit der unter 2 ausgefüllten Tabelle zu vergleichen. Eventuell auftretende Abweichungen sind zu untersuchen und zu beseitigen.

5 Auswertung

Für die Wahrheitstabelle ist eine Karnaughtafel aufzustellen und die einfachste disjunktive Normalform abzulesen. Durch Vergleich mit dem vorgegebenen Schaltnetz unter 2 ist zu prüfen, ob dieses sich noch vereinfachen läßt.

AB CD	00	0 1	1 1	10	
00	\bigcirc		0	W	
0 1	\bigcirc	0	0	0	
11	M	0	M		1
10		0	V	0	
				17	,

Z = ABCVABCV ABCV AB P BCVABCVABO BCVABCVABO

Das Schaltnetzder einfachsten disjunk	tiven Normalforr
---------------------------------------	------------------

Beispiel: 1-Bit-Vollsubtrahierer eu entwerfen, afso ein Shalfnete Es ist ein 1-Bit-Vollsubtrahierer eu entwerfen, afso ein Shalfnete das eine Jualgiffer um einer anderen unter Benīcksichtigung der Entlehnung subtrahieren kann.

Blockschaltbild: X

Subtrahierer

Hinweis: Mit Hilfe der lechenregeln wird die Wahrheitstabelle aufgestellt (scehe unten); sie gilt für die lechenoperation X-Y-En. Das Ergebnis ist 2; En ist die Entlehnung aus der folgenden Stelle.

X	Y	En	2	Ent	
, 0		0	0		
	0		1	İ	
0	Ì	0			ZXYENVXYENVXYEN
			\bigcirc		En=XYEnYXYEnVX
			1	. <i>O</i>	
)			0	0	
		0	0	\bigcirc	
)			

(: ...)

Kippschaltungen

Definition

Kippschaltungen sind dadurch gekennzeichnet, daß ihre Ausgangspotentiale nur zwei sich voneinander unterscheidende Bereiche annehmen können, sie sind also Riva Shallango.


Der Übergang zwischen beiden Wertbereichen erfolgt schlagartig und wird deshalb Kippvoigans genannt.

Schaltungsmerkmal

Bestandteile einer Kippschaltung sind Zwei Schaltslufe

Ausgangssignale

Jede Schaltstufe besitzt einen Ausgang, an dem folgende Ausgangspotentiale anliegen können:



Schaltstufe

Transistor leitend,


Transistor gesperrt,

Potential am Ausgang:


Potential am Ausgang: + US = #


Schaltungszustände


Man unterscheidet bei Kippschaltungenmögliche elektrische Schaltungszustände. Diese sind:



Schaltstufe








Kippschaltungen


Schaltstufen

In Kippschaltungen finden zwei Arten von Schaltstufen Anwendung:

Statisch gesteuerte Schaltstufe Schaltung:



Schaltzeichen:




Arbeitstabelle:


Į	Q
L	H
Н	· L

s. Arbeitsblatt A 2.8

Dynamisch gesteuerte Schaltstufe Schaltung:



Schaltzeichen:



Arbeitstabelle:

ı	Q
L	1
L→H	L
Η	L
H→L	Ħ


Der über den Widerstand R fest anliegende Pegel H bewirkt den stabilen Ausgangspegel L. Ein Pegel L am Eingang kann am Ausgang nur für die Ladezeit des Kondensators C den Pegel L erzeugen. Dieser Ausgangspegel ist daher nicht stabil; man nennt ihn Inchal

Kippschaltungen

Arten

1. Bistabile Kippschaltung


Beide Schaltzustände sind Stabil , weil zwei statisch gesteuerte Schaltstufen verwendet werden.



Zur Ablösung jedes stabilen Zustandes ist eine ______erforderlich

2. Monostabile Kippschaltung


Einer der beiden Schaltzustände ist stabil, der andere Malaskabil, weil sie aus einer statisch und einer dynamisch gesteuerten Schaltstufe besteht.



Zur Ablösung des stabilen Zustandes ist eine äußere Ansteuerung erforderlich, der metastabile Zustand endet selbsttätig nach einer von _______ abhängigen Zeit.


3. Astabile Kippschaltung

Beide Schaltungszustände sind wetastabl, weil sie aus zwei dynamisch gesteuerten Schaltstufen gebildet wird.



Die metastabilen Zustände beider Schaltstufen lösen sich gegenseitig ab, die astabile Kippschaltung kippt also ständig in einem von C_{Λ} C_{Λ} und C_{Z} C_{Z} abhängigen Rhythmus.

Grundschaltung



Die beiden stabilen Zustände werden zunächst Ruhe- und Arbeitslage genannt, wobei wegen der Symmetrie der Schaltung die Zuordnung beliebig ist. Annahme:

Ruhelage:

T₁ leitend; dabei ist

 $I_1 = 4 (QQ)$ dazu ist erforderlich

T₂ gesperrt; dabei ist Q₂ =

dazu ist erforderlich

Arbeitslage:

 T_1 gesperrt; dabei ist $Q_1 = \frac{1}{4}$

dazu ist erforderlich


 T_2 leitend; dabei ist $Q_2 = L$ dazu ist erforderlich $I_2 = H$ (= M)

Statische Steuerungsarten

Die Grundschaltung von Arbeitsblatt A 4.4 muß erweitert werden, damit sie jeweils von einer Lage in die andere gesteuert werden kann.


1. Ungetaktete Zustandssteuerung

Prinzip: Die statisch gesteuerten Schaltstufen erhalten einen zweiten Eingang, so daß sie nicht nur von der jeweils anderen Schaltstufe, sondern auch von außen gesteuert werden können.




Die Schaltung kippt, sobald H an den zum GSPERION Transistor gehörenden statischen Eingang gelegt wird. Die Widerstände sind so dimensioniert, daß L an einem statischen Eingang keinen Einfluß auf den Leitzustand des zugehörigen Transistors hat.

Da jede Schaltstufe der Kippschaltung auf Arbeitsblatt A 4.5.1 eine H-NOR- bzw. L-NAND-Schaltung ist, läßt sich die bistabile Kippschaltung mit ungetakteter Zustandssteuerung auch wie folgt darstellen:




Eine ____ an I_{st} erzwingt eine ____ am darüberliegenden Ausgang Q.



Eine ____ an I_{st} erzwingt eine ____ am darüberliegenden Ausgang Q.


2. Taktzustandssteuerung

Prinzip: Die Eingänge zum Steuern der Kippschaltung werden durch den Zustand eines Taktes an einem besonderen Takteingang I_C freigegeben und werden als Informations- oder Vorbereitungseingänge I_V bezeichnet.



Die Freigabe der Vorbereitungseingänge erfolgt durch den Taktzustand

Eine ___ an I_V mit gleichzeitig __ an I_C erzwingt eine ___ am darüberliegenden Ausgang Q.




Die Freigabe der Vorbereitungseingänge erfolgt durch den Taktzustand \underline{O} .

Eine _____ an I_V mit gleichzeitig _____ an I_C erzwingt eine _____ am darüberliegenden Ausgang Q.

Dynamische Steuerungsarten

Die Eingangsschaltungen sind RC-Differenzierschaltungen. Zur Ansteuerung sind daher Zustandswechsel erforderlich.



Die Schaltung kippt, wenn der Leische Transistor

am Vorbereitungseingang I_V mit ______ und

am dynamischen Eingang Id mit einem Whesang von H nach L angesteuert wird

(Wirkungsweise s. Arbeitsblatt A 4.6.2)


1. Taktflankensteuerung

Beide dynamischen Eingänge I_d werden zu einem gemeinsamen Takteingang I_C verbunden. Die Vorbereitungseingänge I_V zum Steuern der Kippschaltung werden nur von einer Taktflanke freigegeben.


2. Ungetaktete Flankensteuerung

Die dynamischen Eingänge I_d sind die Steuereingänge; die Vorbereitungseingänge I_V werden so beschaltet, daß die dynamischen Eingänge ständig wirksam sind, z.B.: in obiger Schaltung beide mit L-Pegel.


Wirkungsweise des dynamischen Eingangs



Vorbereitungspotential: 0V = L




Vorbereitungspotential: + Us = H



Es entstehen negative Impulse

Der zugehörige Transistor kann Gespent Welden

Der dynamische Eingang ist Wit V Som



Es entstehen Keine Negativa lupulse

Der zugehörige Transistor kann nicht Gegraff webel

Der dynamische Eingang ist WWKKSOW


Ansteuerung über Zwischenspeicher

Für viele Anwendungen der Kippschaltung ist erforderlich, daß die Vorbereitungseingänge bereits schon dann nicht mehr wirksam sind, wenn die Ausgangssignale entstehen.

Die taktflankengesteuerte Kippschaltung nach Arbeitsblatt A 4.6.1 besitzt diese Eigenschaft durch die Zwischenspeicherwirkung der Kondensatoren C_d.

Da sich bei integrierten Schaltungen Kapazitäten nur schwierig realisieren lassen, verwendet man hier zur Zwischenspeicherung Kippschaltungen. Beispiel:

Master-Slave-Kippschaltung



(A 4.6.1) entsteht das Ausgangssignal verzögert, nämlich erst dann, wenn der Taktzustand wieder _____ ist.

und zwar sowohl mit Einflankensteuerung als auch mit Zweiflankensteuerung (Master-Slave-Anordnung).

Mit komplexeren Anordnungen lassen sich auch taktflankengesteuerte Kippschaltungen ohne Kondensatoren aufbauen,


Bistabiles Kippglied

Symbole nach DIN 40700, Teil 14

Für bistabile Kippschaltungen gibt es Schaltzeichen. Das gleiche Symbol wird wie bei Verknüpfungsschaltungen (s. A 2.7) auch als Funktionssymbol verwendet und ist dann ein Kippglied.

Das Symbol

- beschreibt als Funktionssymbol die Kippfunktion mit
- kennzeichnet als Schaltzeichen eine Kippschaltung. Dabei ist die Angabe der Zuordnung erforderlich, weil die Schaltung die Pegel _____und nicht Binärzeichen verarbeitet.




Eingänge:


Bezeichnung	auslösende Anregung	Symbol
Eingang für	1	
Zustands- steuerung	0	-0
Eingang für	0>1	\rightarrow
Flanken- steuerung	1≻0	*

Im Symbol werden die Eingänge immer auf der Seite des Kippgliedes angeordnet, auf der sie bei einer auslösenden Anregung eine 1 am Ausgang bewirken.

Ausgänge:



Der Zustandswechsel des Kippgliedes wird an den Ausgängen sofort wirksam.



Retardierte Ausgänge:

Der Zustandswechsel des Kippgliedes wird an den Ausgängen erst dann wirksam wenn die zugehörige Eingangsvariable wieder zu ihrem ursprünglichen Wert zurückkehrt.

Maske Slate augsolinnigen haben retardierte Ausgänge.

Bistabiles Kippglied

Abhängigkeit zwischen Eingängen

Die Abhängigkeit eines Einganges von einem Steuereingang (z.B. bei Taktsteuerung) wird wie folgt angegeben:

Dem Kennzeichen des Steuereinganges wird

C= Steven bhansiskeit

eine Zählnummer nachgesetzt,

@ undabhansitheit

dem Kennzeichen des gesteuerten Eingangs wird


V= oder

die gleiche Zählnummer vorgesetzt.


S= Setz "

PSRacksetz "

Beispiele:




Symbole für die verschiedenen Steuerungsarten



RS-Kippglied

RS-Verhalten

Einzustand gestenettes KG, gelaktet



C = Takteingang

S = Eingang zum Setzen

R = Eingang zum Rücksetzen

Eine Steuerung an 1S bringt beim Takt Q = 1 und $Q^* = 0$, eine Steuerung an 1R bringt beim Takt Q = 0 und $Q^* = 1$

Werden beide gleichzeitig wirksam gesteuert, so entsteht, solange C1 = 1 ist, der pseudostabile Zustand $Q = Q^*$ (= 0 oder 1 je nach Schaltung und Zuordnung). Am Ende des Taktes geht das Kippglied unkontrolliert in den Setz- oder Rücksetzzus

Wahrheitstabelle

1	n	tn	+1	
\$	R	Q	Q*	Bemerkungen
, 0	0	Q.	Q	KG kippt night (Keine andering), Quid Qx behalfer ihrer Zushand
0	1	0	Λ	Kippglied geht in Racksetzlage - und bleibt in Racksetzl.
1	0	-	0	KG geht in Satzlage oder behalfe diese bei
1	1	und	e(`.	KG nimmy wicht voiheisenbare lage an

Unter t_n stehen die Ansteuerungen vor dem Takt, unter t_{n+1} die Ausgangswerte nach dem Takt.

Zustandsfolgetabelle

Zustandsfolge $Q_n \longrightarrow Q_{n+1}$	S	R
0> 0	0	X
0 1	Λ	0
1 → 0	0	1
1	×	Q

Unter Zustands folge versteht man die Folge des Züstände von und nach dem Tatetiments

In den Spalten für S und R sind die Steuerungen angegeben, bei denen sich die in der linken Spalte vorgegebene Zustandsfolge für Q bei einem Takt ergibt.


X bedeutet: 0 oder 1 beliebig.

RS-Kippglieder gibt es für alle Steuerungsarten (s. A 4.8.2).

Alle bisher behandelten Schaltungen realisieren RS-Kippglieder.

JK-Kippglied

JK-Verhalten



C = Takteingang


J = Eingang zum Setzen

K = Eingang zum Rücksetzen

Eine Steuerung an 1J bringt beim Takt Q = 1 und $Q^* = 0$, eine Steuerung an 1K bringt beim Takt Q = 0 und $Q^* = 1$.

Werden beide gleichzeitig wirksam gesteuert, so ändert das Kippglied bei jedem Takt seinen Zustand.

JK-Kippglieder ergeben sich aus RS-Kippgliedern durch folgende Erweiterung:



Wahrheitstabelle

t _n		t _{n+1}	
٦	K	Q	Q*
0	0	Q_{n}	Qnx
0	1	0	ì
1	0	3	0
1	1	Z _n Z	Qn

Zustandsfolgetabelle

Zustandsfolge $Q_n \longrightarrow Q_{n+1}$	7	Ľ
0> 0	0	X
0	À	X
1→ 0	X	Λ
1→1	X	0

JK-Kippglieder gibt es nur mit Flanken- und Zweizustandssteuerung.


D-Kippglied

D-Verhalten sind als Speichertement for Binon weste greiznet

- C = Takteingang
- D = Eingang zum Setzen und Rücksetzen

Eine 1 an 1D bringt beim Takt Q = 1 und $Q^* = 0$, eine 0 an 1D bringt beim Takt Q = 1 und $Q^* = 1$.

D-Kippglieder ergeben sich aus RS-Kippgliedern durch folgende Erweiterung:



Wahrheitstabelle


t _n	t _{n+1}	
t _s D	α	Q*
0	0	
1	V	0

Zustandsfolgetabelle

Zustandsfolge $Q_n \longrightarrow Q_{n+1}$	D
0→ 0	0
0 → 1	1
1 → 0	0
1 → 1	1


D-Kippglieder gibt es nur mit Taktsteuerung.

T-Verhalten




Jede wirksame Ansteuerung an T bewirkt einen Zustandswechsel des Kippgliedes.

T-Kippglieder ergeben sich aus RS- und JK-Kippgliedern wie folgt:



T-Kippglieder gibt es nur mit Flanken- und Zweizustandssteuerung.

Impulsdiagramm





Wie das Impulsdiagramm zeigt, Malbrut ein T-Kippglied die Frequenz. Es wird deshalb auch als Bundeller bezeichnet.


Grundschaltung

Die monostabile Kippschaltung setzt sich aus _____und

.....zusammen.







Im stabilen Zustand

(Rücksetzzustand) ist Transistor T₁.....


und Transistor T_2 $Q_1 =$ $Q_2 =$

Im metastabilen Zustand (Setzzustand) ist Transistor T₁......

Der metastabile Zustand wird eingeleitet durch

Der metastabile Zustand wird begrenzt durch

Dauer des metastabilen Zustandes: t =



Zeitpunkt t _n		Zeitpunkt t _{n+1}		
R	Ŝ	Q	Q*	
L	Н	L	Н	
Н	L	Н	L	
Н	Н	q_{n}	$\overline{q_{n}}$	
L	L	Н	Н	} irregulär
L→H	L→ _t H	H L od	er H	nicht definiert

Bild 1: Arbeitstabelle des RS-Flipflop





Bild 2: Zeitablaufdiagramm des RS-Flipflop






Bild 1: Schaltzeichen und Zeitablaufdiagramm des taktflankengesteuerten JK-Flipflop, oben mit positiver Flanke, unten mit negativer Flanke






Bild 2: Schaltzeichen und Zeitablaufdiagramm des taktzustandsgesteuerten JK-Flipflop

4.1.2 Das taktzustandsgesteuerte RS-Flip-Flop

Beim ungetakteten RS-FF ändert sich der Zustand sofort nach der Änderung an den Eingängen S bzw. R. In vielen Fällen möchte man aber den

bzw. die Ausgänge von den Eingänge trennen. Das Schaltverhalten des taktzustandsgesteuerten RS-FF soll die folgende Grafik verdeutlichen.






Solange am Takteingang eine 1 anliegt arbeitet das taktzustandsgesteuerte RS-FF wie ein ungetaktetes RS-FF. Diese Eigenschaft ist in einigen Anwendungen _____


_. Darum werden wir zwei weitere

Ansteuerungsarten untersuchen.

4.1.3 Das Master- Slave RS-Flip-Flop (Pulsgesteuert)

Beim Master-Slave FF werden zwei taktzustandsgesteuerte FF hintereinander geschaltet. Das eine arbeitet dann als Master das andere als Slave. Wir wollen an dieser Stelle nicht näher darauf eingehen. Wichtig ist das Zeitverhalten.







Wichtig ist, dass das MS RS-FF immer einen

braucht, damit die Daten am Ausgang erscheinen. Der vollständige Impuls beinhaltet eine pos. und eine neg. Flanke.

4.1.4 Das flankengetriggerte RS-Flip-Flop

Als letzte Ansteuerungsart wollen wir jetzt noch die Flankensteuerung betrachten. Die Vermutung liegt nahe, dass immer ______eine Übernahme der Daten bewirken.





In unserem Beispiel wurden die Daten jeweils mit einer pos. Flanke übernommen. Wird am Takteingang ein Inverter vorgeschaltet, so bewirkt eine neg. Flanke die Übernahme.

4.1.5 Zusammenfassung

Wir haben vier Ansteuerungsarten kennengelernt:

Ansteuerungsart	Was bewirkt die Datenübernahme	Hilfe
Ungetaktet	Es ist kein Takteingang vorhanden. Daten werden übernommen sobald am Eingang eine Änderung vorgenommen wird.	
Taktzustandsgesteuert	Takt am Eingang bewirkt Datenübernahme. Bleibt der Takt am Eingang arbeitet das FF geich wie ein Ungetaktetes.	
Pulsgesteuert	Erst ein vollständiger Impuls (pos./neg. Flanke) bewirken die Änderung des Ausgangs. Diese FF werden auch Master/Slave-FF genannt.	
Flankengesteuert	Die Daten werden mit einer Flanke übernommen.	

Schaltwerke

Definition


Zu den Schaltwerken zählen alle Schaltungen der Digitaltechnik, bei denen die Ausgangssignale außer von der AnSteuerung an den Eingengen auch von dem inneren Zustand der Shaltung win der Ansteuerung
abhängig sind. Sie enthalten also Speicher.

Schaltungsmerkmale


Schaltwerke enthalten als Speicher gesteuerte Kippschaltungen.

Man unterscheidet nach der Wirkungsweise zwei Arten:

a) synchrone Schaltwerke: alle Takteingänge werden zu einem gemeinsamen Takteingang zusammengefaßt.



b) asynchrone Schaltwerke: die Takteingänge sind mit den Ausgängen anderer Kippschaltungen verbunden.



Arten

Nach der Signalfolge an den Ausgängen unterscheidet man

- a) Zähler, Frequenzteiler
 als synchrone und asynchrone Schaltwerke realisierbar
- b) Register, Schieberegister

 nur als Synchrone Schaltwerke üblich

Anwendungen

Impuls source Zahlung, Frequenz teilung, Scriell-Parallel-Seviell umsmellus

Zähler

Eigenschaften

Ein Zähler ist ein Schaltwerk, dessen innerer Zustand sich mit jedem Taktimpuls ändert. Die verschiedenen inneren Zustände laufen immer in einer festgelegten Folge ab. Geht man von einem bestimmten Anfangszustand aus, so kann man aus jedem inneren Zustand auf die Anzahl der bis dahin wirksam gewordenen Taktimpulse schließen, also die Taktimpulse abzählen.

Arten

Zähler lassen sich unterteiler	1
a) nach ihrer Wirkungsweis	se in
Synchian -	und
Asyndronzahler	
b) nach dem Code des Zähl	ergebnisses in
Binarzähler	•
BCD-ZaHG- (8-4	
c) nach ihrer Zählrichtung i	n
Vorwaits-	und
proventile alla	

Beispiel

Zähler mit 3 Kippgliedern und nachstehender Folge der inneren Zustände:

innerer Zustand	Q ₄	Q ₂	Q ₁
am Anfang	0	0	0
nach 1. Takt	0	0	. 1
nach 2. Takt	0	1	0
nach 3. Takt	0	1	1
nach 4. Takt	1	0	0
nach 5. Takt	1	0	1
nach 6. Takt	1	1	0
nach 7. Takt	1	1	1
nach 8. Takt	0	0	0

Die Folge der inneren Zustände entspricht in aufsteigender Reihenfolge den Dualzahlen 6-7; ein Zähler mit dieser Folge ist also ein Varva hi zahler für Dual zahler




Elekronik Digitaltechnik


Kippschaltungen 1

Seite 1 von 1


- 1. Welches Verhalten zeigt das dargestellte JK-Kippglied, wenn J = 1 und K = 1 sind?
 - a) Setzen durch 1. positive Flanke von C;
 Rücksetzen durch 1. negative Flanke von C.
 - b) Setzen durch 1. positive Flanke von C; Rücksetzen durch 2. positive Flanke von C.
 - c) Setzen durch 1. negative Flanke von C;Rücksetzen durch 1. positive Flanke von C.
 - d) Setzen durch 1. negative Flanke von C;Rücksetzen durch 2. negative Flanke von C.
 - e) Setzen durch 1. positive Flanke von C; Rücksetzen durch 2. negative Flanke von C.




- 2. In welcher Weise erfolgt die Übertragung des Signals auf den Ausgang bei einem JK-Kippglied mit Zweiflankensteuerung?
 - a) Aufnahme bei der 1. positiven Flanke von C;Übertragung bei der 2. positiven Flanke von C.
 - b) Aufnahme bei der 1. negativen Flanke von C; Übertragung bei der 2. negativen Flanke von C.
 - c) Aufnahme bei der 1. positiven Flanke von C; Übertragung bei der 1. negativen Flanke von C.
 - d) Aufnahme bei der 1. negativen Flanke von C; Übertragung bei der 1. positiven Flanke von C.
 - e) Aufnahme bei der 1. positiven Flanke von C; Übertragung bei der 2. negativen Flanke von C.





1. Der Signal-Zeit-Plan für das mit Schaltzeichen angegebene JK-Kippglied ist zu vervollständigen.







2. Der Signal-Zeit-Plan für das mit Schaltzeichen angegebene JK-Kippglied ist zu vervollständigen.





3. Der Signal-Zeit-Plan für das mit Schaltzeichen angegebene JK-Kippglied ist zu vervollständigen.





Asynchronzähler

Zählerkapazität, Teilungsfaktor

Zählerstand nach dem 15. Takt: 从M \(\alpha \) \(\leq \) \(\leq \)


Zählerstand nach dem 16. Takt: 0000 \Rightarrow 0 (Antanslage)

Mit dem 16. Takt **läuft der Zähler über.** Ein eindeutiges Zählergebnis ist nur gewährleistet, wenn die Zahl der zu zählenden Impulse ______ nicht überschreitet. Der höchste Zählerstand wird Zählerkapazität genannt.

Die Zählerkapazität bei Dualzählern wie auch der Teilungsfaktor bei Frequenzteilern ist abhängig von der Anzahl der Kipp-


Anzahl der Kippglieder n	Zähler- kapazität k = 2 ⁿ – 1	erreichbarer Teilungsfaktor t = 2 ⁻ⁿ
1)	1:1
2	B	NIA
3	7	A : 8
4	K	N: 16
5	31	N; 32
6	<i>6</i> 3	1:64

Zählerrückstellung



Der Zähler geht in den Zustand 0000, wenn $I_{R} = Q_{min}$ ist.

Symbol



Anmerkung:

Nur auf den Zähleingang I₊ bezogen sind die Ausgänge retardiert.

Asynchronzähler

Rückwärtszähler für Dualcode

Zählerstand	Q ₈	Q ₄	Q ₂	Q ₁	dezimal	}.)
am Anfang	0	0	0	0	0	1 7
nach 1. Takt	1	1	1	1	15	V
nach 2. Takt	1	1	1	0	14] `
nach 3. Takt	1	1	0	1	13	1
nach 4. Takt	1	1	0	0	12]
nach 5. Takt	1	0	1	1	11	
nach 6. Takt	1	0	1	0	10	
nach 7. Takt	1	0	0	1	9	
nach 8. Takt	1	0	0	0	8] ,
nach 9. Takt	0	1	1	1	7	١
nach 10. Takt	0	1	1	0	6	
nach 11. Takt	0	1	0	1	5	Λ
nach 12. Takt	0	1	0	0	4	K I
nach 13. Takt	0	0	1	1	3	II.
nach 14. Takt	0	0	1	0	2	0
nach 15. Takt	0	0	0	. 1	1	115
nach 16. Takt	0	0	0	0	0	$\ \cdot\ $

Beispiel:

a) Bei **Vorwärtszählung** folgt

dem Zustand $\begin{bmatrix} 0 & 1 \\ 1 & 0 & 0 \end{bmatrix}$ 1 1 \triangleq 7 der Zustand $\begin{bmatrix} 1 & 0 \\ 1 & 0 \end{bmatrix}$ 0 0 \triangleq 8


Kippglied 8 wird von Q₄ wirksam angesteuert, wenn Q₄ von ____ auf ___ geht.

b) Bei Rückwärtszählung folgt


dem Zustand $\begin{bmatrix} 1 & 0 \\ 0 & 1 \end{bmatrix}$ 0 0 \triangleq 8 der Zustand $\begin{bmatrix} 0 & 1 \\ 1 & 1 \end{bmatrix}$ 1 \triangleq 7

Kippglied 8 wird von Q_4 wirksam angesteuert, wenn Q_4 von Q_4 auf Q_4 geht.

Dies gilt für alle Zustandsfolgen, daher sind die Kippglieder wie folgt zu verbinden (s. Arbeitsblatt A 5.3):



Symbol



Asynchronzähler

Vorwärtszähler für BCD-Code

BCD-Zähler haben 10 verschiedene innere Zustände; sie liefern an ihren Ausgängen 10 unterschiedliche Zeichen. Beim 8-4-2-1-Code sind dies die Dualzahlen für die Ziffern von bis

Aus nebenstehender Tabelle lassen sich folgende Unterschiede gegenüber dem Vorwärtszähler für Dualcode erkennen:

Kippglied 1: Kewe

Kippglied 2: darf beim 10 Takt nicht in die Setzlage kippen.


Das wird erreicht durch die Verbindung (a).

Kippglied 4: von 1 nach 0 an Q₂ kippen.


Kippglied 8: muß beim \iint Takt wieder in die Rücksetzlage kippen. Da bei diesem Takt außer Kippglied 8 nur Kippglied 🛆 kippt, muß der Takteingang von Kippglied 8 mit 🖟 verbunden werden (b).

Die Verbindungen © und Ø verhindern, daß Kippglied 8 beim 🛴 , 🛕 und 🖟 Takt in den Setzzustand kippt.

Zählerstand	Q ₈	Q ₄	Q ₂	Q ₁
Anfangslage	0	0	0	0
nach 1. Takt	0	0	0	1
nach 2. Takt	0	0	1	0
nach 3. Takt	0	0	1	1
nach 4. Takt	0	1	0	0
nach 5. Takt	0	1	0	1
nach 6. Takt	0	1	1	0
nach 7. Takt	0	1	1	1
nach 8. Takt	1	0	0	0
nach 9. Takt	1	0	0	1
nach 10. Takt	0	0	Ō	0
			1	




Symbol



BCD-Zähler für mehrere Dekaden

BCD-Zähler werden oft als Zahl Ole Manual bezeichnet, weil pro Zähler eine Dekade einer Dezimalzahl als Zählergebnis dargestellt wird.

Soll über mehrere Dekaden gezählt werden, so sind eine entsprechende Anzahl von Zähldekaden hintereinander zu schalten. Sind innerhalb einer Zähldekade die Takteingänge der Kippglieder jeweils mit dem Ausgang Q des davorliegenden Kippgliedes verbunden, so liefert der Ausgang Q der Zähldekade den Takt für die nächste Zähldekade; sind sie mit Q* verbunden, so entsteht der Takt für die nächste Zähldekade an Q




Synchronzähler

Grundsätzliche Anordnung

Bei Synchronzählern liegt der Zähltakt Alexange an den Takteingängen aller Kopgilled an.

Das dem Code und der Zählrichtung entsprechende Kippverhalten der Kippglieder wird durch Schaltnetze an den Vorbereitungseingängen gesteuert. Die Eingangsvariablen dieser Vorbereitungsnetzwerke sind Ausgehausseitungsnetzwerke sind Ausgehausseitung sind Ausgehausseitung sind Ausgehausseitung sind Ausgehausseitung sind

Die Rückstellung von Synchronzählern erfolgt wie bei Asynchronzählern über die Schicken Eingange



Vergleich mit Asynchronzählern


Bei Synchronzählern stellen sich alle Kippglieder gleichzeitig ein. Daher sind sie Shalle Lauf als Asynchronzähler und liefern sofort das richtige Ausgangsergebnis.

Bei Asynchronzählern dagegen stellen sich die Kippglieder Nachen an ihren Ausgängen in der Übergangsphase von einem in den nächsten Zählerstand Sim Vose Ausgangskombinationen.

Da das Kippverhalten der Kippglieder eines Synchronzählers nur an den Vorbereitungseingängen gesteuert werden kann, ist der Schaltungsaufwand Oxio als bei Asynchronzählern.

Vorwärtszähler für Dualcode


Zählfolge																	
Q ₁	0	1	0	1	0	1_	0	1	0	17	0	1	0	1	0	1	0
Q ₂	0	0	10	1	0	0	1	1	0	0	1	1	Ô	0	\[1 _2	.1	0
Q ₄	Q	0	0	0	1	1	1	1	Ø	0	0	0	1	1	1	1	* 0
Q ₈	0	0	0	0	0	b	0	0	1	1	1	1	1	1	1	1	0
dezimal	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	0



Das Symbol für einen Zähler unterscheidet **nicht** zwischen asynchroner und synchroner Arbeitsweise. Es gilt deshalb auch für den oben dargestellten Vorwärtszähler für Dualcode das Symbol auf Arbeitsblatt A 5.4.2.

Rückwärtszähler für Dualcode

Zählfolge	16	N	14	13	12	M	10	<u>ر</u> ي	8	77	6	15	' 4	3	2	Λ	0
Q ₁	0	1,	0	1	0	1/	0	1	0	1	0	£	0	1	0	1	0
Q ₂	0	0	7	1,	Ô	0/	1	1	٥	0	7	1	9	0	1	1	,o
Q4	0	0	0	O.	M	1	1	1	0	0	0	0	1	1	1	1,	0
Q ₈	0	0	0	0	0	Ò	0	0	1	1	1	1	1	1	1	1	0
dezimal	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	0




Der synchrone Rückwärtszähler unterscheidet sich vom Vorwärtszähler nur dadurch, daß anstelle von Q₁, Q₂ und Q₄ die Signale von Q₁ C C zur Vorbereitung herangezogen werden.

Eine Zählrichtungsumschaltung bei Synchronzählern ist möglich, wenn die Eingangssignale der UND-Glieder im Vorbereitungsnetzwerk jeweils zwischen Q₁ und Q₄ und Q₄ und Q₄ und Q₄ und Q₅ umschaltbar sind.

Vorwärtszähler für 8-4-2-1-Code

Zählfolge	0	Y	2	3	4	5	6	7	8	9	762	//A	12	13	11	N	46
Qi	0	1	0	1	0	1	0	1	0	1	0	£	0	1	9	1	0
Q ₂	0	0	1	1	0	0	1	1	0	0	1	1	9	0	1	1	0
Q4	0	0	0	0	1	1	1	1	0	0	0	0	8	X	1	1	0
Q ₈	0	0	0	0	0	b	0	0	1	1	1		1	1,	1	1	0
dezimal	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	-15	0




Gegenüber dem synchronen Vorwärtszähler für Dualcode sind folgende Änderungen erforderlich:

a)	J-Eingang von Kippglied 2: $J = Q_1 Q_8^*$				
	Durch Einbeziehung von Q ₈ in die UND-Verknüpfung wird erreicht, daß Kippglied	l 2 nur	dann in den	Setzzustand	kippt
	wenn Kippglied 8einnimmt, also nicht mehr beim	Impu	s.		

b)) K-Eingang von Kippglied 8: K = Q ₁)
	Da dann K nur von Q₁ abhängig ist, kippt Kippglied 8 in den Rücksetzzustand, sobald Kippglied	1	
	einnimmt, also beim Impuls.		

Zähler mit Voreinstellung

Für bestimmte Anwendungen ist eine Vorprogrammierung eines Zählers mit einem bestimmten Zählerstand erforderlich.




Beispiel:

Vorwahlzähler

Vorwahlzähler werden als Fleguenz Leile mit einstellbarem Teilm zweim Hims eingesetzt.


Man unterscheidet zwei Prinzipien:

a) BCD-Vorwärtszähler, die beim Erreichen des vorgewählten Zählerstandes auf Øzurwckzsetzt werden. Als Vorwahlschalter dient ein AO-Shulige Lohalter



b) BCD-Rückwärtszähler mit Voreinstellung, die beim Erreichen des Zählerstandes 0 MM DORAMAN werden.

Als Vorwahlschalter dient ein Coches Scha Les




Bei beiden Arten ist das Teilungsverhältnis 1 : () in = Vorwahl


Register

Register sind Zwischenspeicher für Binärzeichen. Sie werden meist aus bistabilen Kippgliedern gebildet.

Parallelregister

Datenein- und -ausgabe nur parallel möglich.





Anwendung, wenn


- Informationen Lower benötigt werden, als sie am Eingang anliegen
- Informationen Spark benötigt werden, als sie am Eingang erscheinen

Beispiel:

Anwendung bei Zählern für nicht mitlaufende Anzeige

Ziel: Langer und setelitive Zählergebnisanzeige

Schieberegister



Der Zustand am D-Eingang eines jeden Kippgliedes wird bei einem Takt gespeichert und bildet den Ausgangszustand Q.

Die Schaltung des Registers bewirkt, daß durch jeden Takt die gespeicherte Information www. Sie Steller Wassers wird.

	Is	Q ₁	Q ₂	Q ₃	Q ₄
am Anfang	0	X	Х	Х	Х
nach 1. Takt	0	0	X	Х	X
nach 2. Takt	1	0	0	Χ	χ
nach 3. Takt	1	1	0	0	X
nach 4. Takt	Х		1	O	0
nach 5. Takt	X	χ	Λ	Ì	0
nach 6. Takt	Х	X	χ	~	-
nach 7. Takt	Х	X	X	χ	
nach 8. Takt		χ	X	Ϋ́	X

Die Binärwerte in einer Tabellen**spalte** treten zeitlich nacheinander, also

sociell an einer loilung

die Binärwerte in einer Tabellenzeile gleichzeitig, also parallel an einer Leitung auf.

Betriebsmöglichkeiten für ein Schieberegister mit n Kippgliedern:

a) Eingabe seriell - Ausgabe seriell

Jedes an I_s eingegebene Bit erscheint um n Takte verzögert an Q_n . Einsatz zur Spacheums seiche Orten für n Takte verzögert an Q_n .

b) Eingabe seriell - Ausgabe parallel


Eine n-stellige, an Is seriell eingegebene Information steht nach M. Takten parallel an den Ausgängen Q₁ bis Q_n. Einsatz als Minister Seriell (Paralle)

c) Eingabe parallel - Ausgabe seriell


Einsatz als parallel/sext wandler

Schaltungen für alle drei Varianten sind auf Arbeitsblatt A 5.15.2 angegeben.


a) Schieberegister für serielle Ein- und Ausgabe




b) Schieberegister für serielle Eingabe und parallele Ausgabe



c) Schieberegister für parallele Eingabe und serielle Ausgabe






Register

Schieberichtung bei Schieberegistern


1. Schieberegister, die die eingespeicherten Informationen von Kippglied 1 über Kippglied 2 nach rechts schieben, werden **Rechtsschieberegister** genannt.




Alle Register auf Arbeitsblatt A 5.15 sind Rechtsschieberegister.

2. Bei Linksschieberegistern wird die Information in umgekehrter Richtung verschoben. Deshalb bereiten z.B.

die Ausgänge Q_4 und Q_4^* die Eingänge von Kippglied $\frac{3}{2}$, die Ausgänge Q_3 und Q_3^* die Eingänge von Kippglied $\frac{2}{2}$ und die Ausgänge Q_2 und Q_2^* die Eingänge von Kippglied $\frac{1}{2}$ vor. Der Serieneingang I_S befindet sich dabei an Kippglied $\frac{1}{2}$, der Serienausgang an Kippglied $\frac{1}{2}$.






3. Schieberegister, deren Schieberichtung durch entsprechende Verknüpfungen zwischen Ein- und Ausgängen der Kippglieder wahlweise nach rechts oder links umgeschaltet werden kann, werden **Umkehrschieberegister** genannt.

Ringzähler

Ringzähler sind ringförmig geschlossene legister , die zur Impulszählung verwendet werden.

Prinzip



Als Zähleingang I. dient der Schiebet a lct des Registers.

Zusätzlich wird wie bei allen Zählern ein Rückstelleingang I_R benötigt.

Schaltungsvariante: Rückführung von Q des letzten Kippgliedes auf _____ des ersten Kippgliedes und Q* des letzten Kippgliedes auf _____ des ersten Kippgliedes.

Schaltfolge

	Q_A	Q _B	Qc	Q _D
am Anfang	1	0	0	0
nach 1. Takt	0	F	O	0
nach 2. Takt	Ò	0		0
nach 3. Takt	0	0	0	1
nach 4. Takt		0	0	0

Die Zählfolge liegt in einem


1 ac A Code vor.


Bei den Wertigkeiten $Q_A = 0$, $Q_B = 1$,

 $Q_C = 2$ und $Q_D = 3$ z.B. ist die

Zählfolge@~3....


Symbole






Ringzähler

1-aus-10-Code-Zähler



	Q_0	Q ₁	Q ₂	Q ₃	Q₄	Q ₅	Q ₆	Q ₇	Q ₈	Q ₉
am Anfang	À	0	O	Ø	0	0	0	8	0	0
nach 1. Takt		(
nach 2. Takt			1	,						
nach 3. Takt				İ						
nach 4. Takt					1					
nach 5. Takt						(
nach 6. Takt							1			50
nach 7. Takt								j		
nach 8. Takt									1	4
nach 9. Takt								1. 1		1
nach 10. Takt	1									-

Johnsonzähler



	Q_A	Q _B	Qc	Q _D	QE	
am Anfang	0	0	0	0	0	(Poset)
nach 1. Takt	P	`				~
nach 2. Takt	1	l				
nach 3. Takt		į	ţ			
nach 4. Takt	~	1	ţ	1	-	j.
nach 5. Takt	م	Ì		l	Ŷ	
nach 6. Takt				į	1	
nach 7. Takt			, Y	1		
nach 8. Takt				1	Ì	
nach 9. Takt					Ì	
nach 10. Takt	0	0	0	0	0	

The second secon	the state of the s				
X	-	Blindwidosstand			
X	-	indut Blindu	Ω		
W	=	Kieisflequenz	<i>\</i> / _S		
L	F	Inductivitat	H		
U		Spanning			
I		Shom	A		
R	=	Widerstand			
Z		Scheinwiderstand			
φ	=	Phaseneschie bungswinkel			
4	=	Frequenz	H2		
UL	=	Spannung Last			
R		Widestand Last			
	=	Vapazitat	Ŧ	Farad	

(9)

$$X_L = \frac{u}{I}$$
 $L = \frac{u}{\omega I}$ $L = \frac{x_L}{\omega}$

$$\tan 8^\circ = \frac{\omega \cdot L}{R} = \frac{2 \cdot \mathcal{X} \cdot f \cdot L}{R} = \mathcal{A} \mathcal{Q}$$

$$\varphi_R = \text{arc ton } \frac{xc}{R} = \text{arc ton } \frac{\lambda}{\omega Rc}$$

$$\int U_L = \sqrt{u^2 - u_{RL}^2} \quad Z = \frac{u}{\tau}$$

$$R_{L} = \frac{u_{L}^{2}}{p_{in}w} \qquad L = \frac{x_{L}}{\omega} = \sqrt{\frac{z^{2}-R_{L}^{2}}{\omega}}$$

$$\frac{U_1}{U_2} = \sqrt{R^2 e \omega^2 C^2 + \Lambda} \qquad U_2 = \frac{U_1}{(u_1)}$$

$$X=L \cdot \omega - \frac{\Lambda}{\omega c}$$
 / $X=X_{L}-X_{e}$ $\omega = Kreisfrequence$

$$c = \frac{\Lambda}{\omega X^2}$$
 $c = \frac{\Lambda}{\omega R \cdot \tan \Re - \omega^2 L}$

$$\int c^{2} \frac{u}{X_{C}} \quad X_{C} = \frac{u}{I_{C}}$$

$$I_{R} = \sqrt{I^{2} - I_{c}^{2}} \qquad R = \frac{U}{I_{R}}$$

Phaservaschiebung:

R = i und u gleichzeitig

_= heilt i vouvaus

c= i eit a volians

$$X = \frac{1}{1} \Rightarrow L = \frac{1}{\omega + 1} / L = \frac{1}{\omega} = \frac{28.6 \text{ with}}{2}$$

$$Z = \sqrt{R^{2} + \chi^{2}} = \sqrt{1541 + (R + 2500 + 10 + 1)^{2}} = \frac{3.545 \text{ kD}}{4.545 \text{ kD}}$$

$$\varphi = \arctan \frac{1}{R} = \frac{80.350}{2.71 \cdot L}$$

$$\Rightarrow f = \frac{1}{2.71 \cdot L} = \frac{1}{2.593 \text{ Hz}}$$

$$A = \sqrt{R^{2} + (R)^{2}} = \frac{2301 \cdot R}{4.593 \cdot L}$$

$$Q = \arctan \frac{1}{R} \Rightarrow \arctan \frac{1}{R} \Rightarrow \arctan \frac{1}{R} \Rightarrow \arctan \frac{1}{R} = \frac{236.10}{600}$$


$$Q = \sqrt{11 - 14R^{2}} = \frac{1.344}{10}$$

$$\chi = \omega \cdot L = \frac{\Lambda}{\omega c}$$

$$\chi = -33$$
 07km

$$\chi_c = \chi_{\star} \chi_c$$

$$\frac{\Lambda}{\omega C} = -2,566 \text{kg}$$



Repetition Flipflop

1. Was ist der Unterschied zwischen einem taktzustandgesteuerten SR - FF und einem flankengesteuerten FF? Zeichnen sie die Symbole

Flader SR

2. Entwickeln Sie ein zustandgesteuertes SR - FF aus Nand - Gliedern.

3. Ein mit abfallender Flanke gesteuertes SR - FF soll durch einfache äussere Beschaltung zu einem JK - FF mit ansteigender Flanke gemacht werden. Schaltung?

4. Wie heisst die Wahrheitstabelle eines taktzustandgesteuerten SR - FF mit dominierendem S - Eingang?


	S	R	Qin	Qin	
ł			- EN	En	1
-	. 3				
F					
-					


5. Wie sieht das Symbol und die Wahrheitstabelle eines flankengesteuerten D - FF aus?

C	0	Qtn+1
0	0	. 6
0	1	0
4	0	0
₹	1	Λ


6. Zeichne das Aufbau eines JK - MS - FF!


- 7. Geben Sie das Zeitdiagramm des Ausgangssignales Q an:
 - a) für ein JK FF mit ansteigender Flanke
 - b) für ein JK FF mit abfallender Flanke!






8. Wie sieht das Ausgangssignal der FF aus?







Welches Flipflop hat ein Zeitablaufdiagramm nach Bild 27


Bild 2

1. Taktflankengesteuertes JK-Flipflop mit positiver Flanke; 2. taktflankengesteuertes JK-Flipflop mit negativer Flanke; 3. mit H-Pegel taktzustandgesteuertes JK-Flipflop; 4. mit

L-Pegel taktzustandgesteuertes JK-Flipflop; 5. zweiflankengesteuertes Master-Slave-JK-Flipflop.

10. Welches Flipflop zeigt Bild 37


1. Taktflankengesteuertes JK-Flipflop mit positiver Flanke; 2. taktflankengesteuertes JK-Flipflop mit negativer Flanke; 3. zweiflankengesteuertes Master-Slave-JK-Flipflop; 4. taktzustandgesteuertes Master-Slave-JK-Flipflop; 5. einflankengesteuertes Master-Slave-JK-Flipflop.



Bei welcher Ansteuerung kippt das JK-Flipflop rechts, so daß der Q-Ausgang H-Pegel führt?




1. L-Pegelan S; 2. H-Pegelan S; 3. H-Pegel an S und negative Flanke an C; 4. L-Pegel an R; 5. L-Pegel an R und positive Flanke an C.



Welche Spalte der Aus-12 gangszustände in der Arbeitstabelle rechts gilt für ein JK-Flipflop?


			1.	, 2.	3.	4.	5.
C	J	К	a	Q	Q	à	Q
L	be	lie-	q_n	q_{n}	\overline{q}_{n}	L	\overline{q}_{n}
Н	belie- big L L L H H L		<i>q</i>	q_{n}	\overline{q}_{i}	Н	\overline{q}_{n}
L -H	L	L	$q_{}$	L,	q,,	<i>q</i> .,	\overline{q}_{n}
LH	L	н	L	L	L	L	L
LH	Н	L	H	Н	Н	Н	н
LH	Н	н	\overline{q}_{n}	\overline{q}_{n}	q,	\overline{q}_{0}	?


13. Welches Ausgangssignal x von Bild 4 liefert die Schaltung Bild 4 nach Ansteuerung mit dem Signal s?



14. . Wozu dient die Schaltung Bild 47

Die Schaltung Bild 4 dient als 1. S-Flipflop; 2. RS-Flipflop; 3. Verzogerungsglied; 4. Impulsverkurzungsglied, 5. Flipflop mit zusätzlichem S Eingung






Elektronik Prüfung

Name:		
••••••	••••••	

等于《数数数数》。


6. Zeichne das Symbol dieses FFI



8. Um weches FF handeit es sich (vollständige Beschreibung)


S	
- 15 - 10 - 10 - 10 - 10 - 10 - 10 - 10 - 10	
C1 12	
-15 -0(1 -18	

7. Wie lautet die Wertetabelle dieses FF?




s	R	С	Qtn
0	0	0	
0	0	1	
0	1	0	
0	1	1	
1	0	0	
1	0	1	

9. Zeichnen Ssie das Impulsdiagram der entsprechenden FFI



10.

Der Motor einer Werkzeugmaschine soll nur dann anlaufen, wenn zwei Taster S1 und S2 gleichzeitig betätigt werden (Sicherheitsmaßnahme). Die Anlage soll durch einen Taster S3 abschaltbar sein. Zusätzlich ist ein NOT-Aus-Taster vorzusehen (S4).







Elektronik Prüfung

萨腊塞里 电压多位 生态中心路路路。


11.



12.



13.



14.

Das Bild zeigt die unvollständige Wahrheitstabeile eines D-Kippgliedes. Welcher Ausgangszustand muß noch in die 2. Zeile eingetragen werden?

С	D	Q _{tn-1}
0	0	Q _{te}
0	1	
1	1	1
1	0	0

a) Q_{in}

c) 0

d) Q_{ta}

15.

Der Signal-Zeit-Plan gehört zu einem RS-Kippglied, dessen Verhalten durch eine Eingangsbeschaltung verändert wurde.

Welches Verhalten des RS-Kippgliedes ist durch die Eingangsbeschaltung entstanden?

a) RS-Kippglied mit Priorität des zuerst eintreffenden Eingangssignals

b) RS-Kippglied ohne Priorität eines Eingangssignals

c) RS-Kippglied ohne Priorität eines Eingangssignals

d) RS-Kippglied mit Priorität des Rücksetzsignals

e) RS-Kippglied mit Priorität des Setzsignals

16.

Welche der 5 Spalten Q1, Q2, Q3, Q4 oder Q5 in der Wahrheitstabelle gehört zu einem D-Kippglied?

					Q., . ,		
	С	D	Q1	Q2	Q3	Q4	Q5
i	0	0	Q _{tn}	O _{tn}	Qin	•	Q,
	1	0	1	0	1	0	1
	0	1	0	Qta	0	1	0
	1	1	Ō,	1	٠	Ota	Q,

a) Q1


b) Q2

c) Q3

d) Q4

e) Q5

Symbol und Eigenschaften




Eigenschaften		ideal	wirklich
Leerlaufspannungs – $V_0 = \frac{U_2}{U_1}$		8	>10 k
Eingangswiderstand R' ₁ zwischen beiden Eingängen		8	70.2NJ
Ausgangswiderstand R'2		0	K1KJL
Phasenwinkel	${\cal Y}_{\sf E1/A}$	180°	180°-80°
	9 E2/A	$\mathcal{O}^{\mathfrak{G}}$	0°- 90°

Die Eigenschaften eines beschalteten idealen Operationsverstärkers hängen nur von der Rashallung ab. Das ist auch für den wirklichen Operationsverstärker der Fall, wenn die äußere Beschaltung hochohmig gegenüber dem Ausgangswidestand des Operationsverstärkers ist.

Operationsverstärker

Übertragungskennlinie, Frequenzgang und Verstärkung


Übertragungskennlinie $U_2 = f(U_1)$



Verstärkung	V ₀ als	
Spannungs- verhältnis	dВ	
1	0	
1,4	3	
2	6	
3	9,5	
- 5	14	
10	20	
100	40	
1 000	60	
10 000	80	
100 000	100	

 $V_0 = \frac{\Delta U_2}{\Delta U_1} = \frac{20V}{0.5V} = \frac{40000}{4000} \triangleq 92$ dB

Frequenzgang $V_0 = f(f)$ and $\mathcal{Y} = f(f)$ ohne Gegenkopplung



vo = Leerhufverstarking

V = Verstärkung des <u>gegenge koppelton</u> Verst.


Das Verhältnis der Leerlaufverstärkung zur Verstärkung des gegengekoppelten Verstärkers wird Schleifenverstärkung Vs genannt. Es gilt:


$$V_s = V_o$$

Je größer die Schleifenverstärkung, je stärker also die Geschoffung ist, desto be Stelle werden die Eigenschaften eines Operationsverstärkers, desto Wenigs fallen die Abweichungen des wirklichen Operationsverstärkers vom idealen ins Gewicht.

Operationsverstärker

Beschaltung als invertierender und nichtinvertierender Verstärker





invertierender Verstärker

nichtinvertierender Verstärker

$$U_2 = -\frac{1}{1} \sqrt{\frac{1}{1}} \frac{1}{1}$$

Ausgangsspannung

 $V = \frac{1}{1} \frac$

U2 = U1. REthe V = PFPE - RE+A

Eingangswiderstand

Verstärkung

$$R_2 = R_2 \cdot \frac{V}{V_0}$$

Ausgangswiderstand
$$R_2 = \ell_1^{-1} \cdot \frac{V}{V_0} = \ell_2^{-1} \cdot \frac{\Lambda}{V_3}$$

bei
$$R_{\mathbf{E}} = R_{\mathbf{F}}$$

Sonderfälle

bei
$$R_E = \infty$$
 und $R_{F} = 0$

ist
$$U_2 = -M_A$$

ist
$$U_2 = \mathcal{W}_{\Lambda}$$

Investment

Spanningfolge

Beispiele: Operationsverstärker TBA 221 ("A 741)

$$R_1 = 1 \text{ MOhm}, R_2 = 150 \text{ Ohm}, V_0 = 100 \text{ dB} = 100 000$$

1. Dimensionierung eines invertierenden Verstärkers mit $R_1 = 10$ kOhm und V = 4.7 $R_E = 47 \times 10^{-10} \text{ (cm)}$ $R_F = 47 \times 10^{-10} \text{ (cm)}$

daraus ergibt sich: $R_2 = 0.00705 \Omega_1$


2. Eigenschaften eines nichtinvertierenden Verstärkers mit gleichen Werten für $R_{\rm F}$ und $R_{\rm E}$

$$V = 1 + \frac{R_F}{R_E} = 5.7 \qquad R_1 = 1.5 \qquad G.$$

$$R_2 = 0.00855 \qquad \Omega$$

Operationsverstärker

Beschaltung als Differenzverstärker



a) bei
$$U_{11} = 0$$
 (Eingang E1 an Masse)

ist $U_2 = U'_{12} \cdot \frac{R_{F} + R_{EA}}{R_{EA}}$ (Nichtharperference Verst.)

$$U'_{12} = U_{12} \cdot \frac{R_{F2}}{R_{F2} + R_{E2}}$$

$$U_2 = U_{12} \cdot \frac{R_{F2}}{R_{F4}} \cdot \frac{R_{F4}}{R_{F4}} \cdot \frac$$

b) bei
$$U_{12}=0$$
 (Eingang E2 an Masse)

ist
$$U_2 = -U_{11}$$
 . $\frac{\nabla FA}{\nabla FA}$

ist
$$U_2 = -U_{11}$$
.
 REA (Invertience of Verst.)

c) bei $U_{11} \neq 0$ und $U_{12} \neq 0$

$$RE_2 \left(REA + REA \right) \quad REA$$
ist $U_2 = REA$

$$RE_1 = REA = REA \quad LIND = REA = REA = REA$$

1. Sonderfall:
$$R_{F1} = R_{F2} = R_F$$
 und $R_{E1} = R_{E2} = R_E$


$$U_2 = (1) - 1$$

2. Sonderfall:
$$R_{F1} = R_{F2} = R_{E1} = R_{E2}$$

3. Sonderfall:
$$R_{\text{F1}} = R_{\text{F2}} = \infty$$
 und $R_{\text{E1}} = R_{\text{E2}} = R$


 $U_2 = M_1 - M_1$

Eingänge	Ausgangsspannung U ₂
$U_{11} > U_{12}$	readiver Sattaguer
U11. < U12	positive softgans
$U_{11} = U_{12}$	Polaritaisusdusa



Operationsverstärker

Beschaltung als summierender Verstärker




$$U_2 = -R_F \left(\frac{U_{11}}{R_{E1}} + \frac{U_{12}}{R_{E2}} + \dots + \frac{U_{1n}}{R_{En}} \right)$$

1. Sonderfall: $R_{E1} = R_{E2} = \dots = R_{En} = R_{E}$

2. Sonderfall: $R_E = R_F$

3. Sonderfall: $R_F = \infty$; $R_{E1} = R_{E2} = R$



Eingänge	Ausg. – Span. U_2
$U_{11} > -U_{12}$	neg. Sattlaunz
$U_{11} < -U_{1\dot{2}}$	pos Sattlying
$U_{11} = -U_{12}$	Polantatshedisel

Der 3. Sonderfall stellt einen Vergleicher für Spannungen ungleicher Polarität dar.


Beispiele: 1.
$$R_{E1} = R_{E2} = R_{E} = 10 \text{ kOhm}, \quad R_{F} = 33 \text{ kOhm}$$

$$U_{2} = \frac{-R_{F}}{R_{E}} \left(U_{AA} - U_{AA} \right) \simeq \frac{3(3(U_{AA} + U_{AB}))}{R_{E}}$$


2. Beschaltung für einen Addierer mit $R_{\rm F}=150$ kOhm und einer Ausgangsspannung von $U_2=-5$ (3 $U_{11}+U_{12}$)

OPERATIONSVERSTARKER: Wiederholungsfragen


1) In welchen Bereichen lässt sich bei folgenden Operahousverstärkern die Verstärkung einstellen?



2) Zeichnen Sie für folgende Schaltung und die angegebenen Eingangs-spannungen die Ausgangsspannung!



- 1. Belspiel: Es ist mit dem Operationsverstärker μA 741 C ein invertierender Verstärker für eine Speisespannung von 2mal 15 V zu dimensionieren, der bei einem Eingangswiderstand von 1,5 k Ω eine Verstärkung von 45fach hat. Wegen möglicher kleiner Eingangsspannungen ist die Wirkung des Eingangsstroms zu kompensieren. Außerdem sind die wichtigsten übrigen Eigenschaften zu ermitteln.
- 2. Beispiel: Es sind die Eigenschaften der Schaltung in Abb. 4.85 zu ermitteln.



3. Beispiel: Für eine hochohmige Signalquelle wird ein Verstärker mit sehr hohem Eingangswiderstand. niedrigem Ausgangswiderstand und fünffacher Verstärkung benötigt. Die zur Verfügung stehende Speisespannung beträgt 2mal 15 V.

Grenzwerte $= \pm 18 \, \text{V}$ $U_{1G} = \pm 15 \text{ V, aber } \leq \pm U_{S}$ $U_{10} = \pm 30 \text{ V}$ $= 500 \, \text{mW}$ typische Kennwerte bei $U_S = \pm 15 \text{ V}$ U10 = 2 mV $TK_{U 10} = 3 \mu V/K$ $= 20 \, \text{nA}$ $TK_{110} = 0.4 \text{ nA/K}$ 1, = 80 nA /1D $= 2 M \Omega$ r₂ V_{u 0} $= 75 \Omega$ = 106 dB (200000)G $= 90 \, dB \, (32000)$ = 10 HzSuz = 0.5 V/uS


Tabelle 4.3 - Daten des Operationsverstärkers uA 741 C

RE=1.5kV=45

1. Grundprinzip der A/D- und D/A-Wandlung

Eine Information liegt

- digital vor als Darstellung in einem Code......, z.B. 0101 oder 0111
- analog vor als Mass einer Physikalischen Größe.,
 z.B. 5mA oder 7V




1.1. D/A- und A/D-Wandlung

1.1.1. D/A-Wandlung

Am Ausgang eines D/A-Wandlers liegt eine physikalische Grösse (z.B. Spannung oder Strom), deren Masszahl vom eingegebenen Code Zeichen...... bestimmt wird.


Jedes Codezeichen führt zu einem bestimmten Analogwert. Da sich der Wert der Codezeichen in Stufen ändert, können dem verfügbaren Bereich der analogen Grösse nur bestimmte Zwischenwerte entnommen werden. Die Unterteilung ist um so feiner, je grösser die Seleszahl der Codezeichen ist.




)

1.1.2. A/D-Wandlung

Am Ausgang eines A/D-Wandlers liegt ein Codezeichen, das den Wertbereich der Masszahl der physikalischen. Grösse am Eingang bezeichnet.



Jeder Wert der analogen Grösse führt zu einem Codezeichen, wobei alle Werte innerhalb eines bestimmten Wertbereiches zum selben Codezeichen führen. Wie gross ein Wertbereich ist, hängt von der Sellenzahl................. des Codezeichens ab.




Anwendungsbeispiele

D/A-Wandler:	Anzeige Von Digitalweiter	mit Zeigerinstromenter
		* 4
A/D-Wandler:	Digitale Messeprate	
		4

1.2. D/A-Wandler

1.2.1. D/A-Wandler mit Stromausgang



Jeder Teilstrom entspricht den Wertigleiten der entsprechenden des Dualcodes. Es ist also:

Daraus ergibt sich für die Grösse der Widerstände:


$$R_1 = R$$
 $R_2 = \frac{R}{2}$ $R_4 = \frac{R}{4}$ $R_8 = \frac{R}{8}$ $R_{16} = \frac{R}{4}$ usw.

D/A-Wandler nach diesem Prinzip sind nur für additive.... Codes möglich.

Um den Ausgangsfehler klein zu halten, soll R_L gegenüber der Parallelschaltung aller Teilwiderstände R_I bis R_n Klein sein. Die Dioden verhindern Ruckwerts Strowe

1.2.2. D/A-Wandler mit Spannungsausgang


Schaltungsprinzip eines Wandlers für 4-Bit-Dualcode:




Die Widerstände R₁ bis R₈ haben die gleichen Werte wie beim D/A-Wandler mit Stromausgang.

Für jede Eingangskombination bilden die Widerstände einen bestimmten Spannungsteiler, der die analoge Ausgangsspannung U_a aus der Referenzspannung U_{ref} erzeugt (siehe Tabelle).

Di 2 ³	gita 22		3e 2⁰	Analog- spannung	Di 2º	igita 2 ²	gröl 2 ¹	3e 2⁰	Analog- spannung
0	0	0	0	0	1	0	0	0	8 15 U _{ref}
0	0	0	1	1/15 U _{ref}	1	0	0	1	9 15 U _{ref}
0	0	1	0	2 15 U _{ref}	1	0	1	0	10 15 U _{ref}
0	0	1	1	3 15 U _{ref}	1	0	1	1	11/15 U _{ref}
0	1	0	0	4 15 U _{ref}	1	1	0	0	12 15 U _{ref}
0	1	0	1	5 15 U _{ref}	1	1	0	1	13 U _{ref}
0	1	1	0	6 15 U _{ref}	1	1	1	0	14 15 U _{ref}
0	1	1	1	7 15 U _{ref}	1	1	1	1	U_{ref}





Aufgabe:

Ein **Digital-Analog-Wandler mit Spannungsausgang** arbeitet mit einer Referenzspannung $U_{ref} = 9 \text{ V}$. Die Dimensionierung der Widerstände ist für Aikencode ausgelegt und geht aus der Abbildung hervor.


Berechnen Sie die analoge Ausgangsspannung für folgendes Eingangssignal:

$$A = 1$$


$$B = 1$$

$$C = 0$$

$$D = 1$$




Bei dem genannten Eingangssignal ergibt sich folgende Schaltung der Widerstände:




Berechnung der Ausgangsspannung Ua:

$$R' = \frac{1}{\frac{1}{2} + \frac{1}{1}} \widehat{a_1} \widehat{b_2}$$

$$R^{11} = \frac{1}{4 + 1 + 2} = \frac{1}{1,75}$$
 $Ha = U_{Ref} = \frac{1}{1,75} + \frac{1}{0,5} = 0,152 - 5V$



Schaltungsprinzip eines Wandlers für BCD-Codes:




1.2.3. Abhängigkeit der Ausgangsspannung vom Digitalwert

... bei einem Wandler für BCD-Codes

a) Eine Dekade

b) Zwei Dekaden



Bei A/D-Wandlern unterscheidet man

- direkte Wandler: die analoge Eingangsgrösse (hier immer Spannung) wird direkt digitalisiert
- indirekte Wandler: die analoge Eingangsgrösse wird in eine andere analoge Grösse umgesetzt,
 die sich leicht digitalisieren lässt

1.2.4. Direkte A/D-Wandler mit Spannungseingang

Prinzip:

Die analoge Spannung U_x wird mit abgestuften Spannungswerten, denen Code-Zeichen. zugeordnet sind, verglichen.

a) Parallele A/D-Wandler enthalten so viele abgestufte Referenzspannungen und Vergleicher, wie die Digitalgrösse M. Studen..... unterscheidet. U_x wird gleichzeitig mit allen Referenzspannungen verglichen. Es sprechen alle Vergleicher an, für die U_x > U_{ref} ist. Von den ansprechenden Vergleichern kennzeichnet der mit der ... Noch Strong.... Referenzspannung den Digitalwert.

Vorteil:

Schnellster Wandlertyp

Nachteil:

Serbi hoher, mit der Zahl der Digitalstellen ansteigender

Schaltungsaufwand.

b) Serielle A/D-Wandler enthalten nur einen Vergleicher, dem die einzelnen Stufen der Referenzspannung Machemadic zugeführt werden. Die treppenförmige Vergleichsspannung wird mit einem D/A-Wandler erzeugt.


Vorteil:

3811 Schaltungsaufwand

Nachteil:

hohe....., häufig von Ux abhängige Umsetzzeit

Beispiel: Stufenwandler




1.2.5. Indirekte A/D-Wandler

Das Prinzip dieser Analog-Digital-Wandler mit Spannungseingang beruht darauf, dass die Eingangsspannung zunächst

- a) in eine proportionale Zeit X oder
- b) in eine proportionale frequent umgewandelt wird.

Diese wird anschliessend durch Rechteckgenerator erforderlich, der bei

- a) Zahlerimpulse mit bekgunter Frequenz fx und
- b) ein Rechteck mit bekannt Dauer in liefert.




1.3. Sägezahnwandler

A/D-Wandler nach dem Sägezahnverfahren arbeiten mit Spannung-Zeit-Umsetzung (Verfahren a auf vorheriger Seite). Sie eignen sich für Gleichspannungen beider Polaritäten, daher besitzen sie eine Zusatzschaltung zur Polaritätserkennung.

1.3.1. Spannungs-Zeit-Umsetzer


Die Schaltung besteht aus zwei Operationsverstärkern, die als Vergleicher geschaltet sind. einer Antivalenzschaltung und einem Sägezahngenerator.



Vergleicher A:

Vergleicher B:

Vergleich der Sägezahnspannung u_s mit 0 Volt. Ausgang B ist positiv, wenn USD OV ist.




1.3.2. Polaritätserkennung

Aus den Diagrammen von vorhergehender Seite geht hervor, dass die Zeit tx proportional zu U_x, aber wah hand von der Polarität der Spannung U_x ist. Somit kann der Wandler also Dosalive wah negative Eingangsspannungen verarbeiten. Das Kriterium zur Polaritätserkennung ist die der positiven Potentialsprünge an A und B.

- a) Die Spannung U_x ist positiv, wenn vor auf positive Werte ansteigt.
- b) Die Spannung U_x ist negativ, wenn vor auf positive Werte ansteigt.


Diese Potentialsprünge steuern zwei gegeneinander verriegelte Kippschaltungen so, dass nur die zuerst angesteuerte in den Schollen zustand kippen kann und die vorliegende Polarität zur Anzeige bringt.




1.3.3. Störimpulsunterdrückung

Aus den Diagrammen von vorhergehender Seite geht weiter hervor, dass die Störimpulse nur während der Allendun...... Flanken der Sägezahnschwingung auftreten.

Durch eine Rechteckspannung mit H-Pegel nur während der ONSteigenden. Sägezahnflanken werden Störimpulse in dem um eine UND-Schaltung erweiterten Spannungs-Zeit-Umsetzer ausgeblendet. Die Rechteckspannung entsteht durch Different in der Sägezahnspannung.



1.3.4. A/D-Wandler für zweistellige Dezimalanzeige



1.3.5. Abhängigkeit zwischen U_x und Zählerstand z

Der Zählerstand z ist neben der Eingangsspannung Ux abhängig

von der Frauenz fin oler Zählimpulse und vom Austieg a oler Soigezahn spanning

Es gilt die Formel: $z = U_x \frac{f_n}{a}$

Beispiele:

1.)
$$U_x = 4 \text{ V}$$
, $f_n = 10 \text{ kHz}$, $a = 1 \text{V/ms}$ $z = 40$

2.)
$$U_x = 4 \text{ V}$$
, $f_n = 5 \text{ kHz}$, $a = 1 \text{ V/ms}$ $z = 70$

3.)
$$U_x = 4 \text{ V}$$
, $f_n = 10 \text{ kHz}$, $a = 0.5 \text{ V/ms}$ $z = 80$

4.)
$$U_x = 4 \text{ V}$$
, $f_n = 5 \text{ kHz}$, $a = 0.5 \text{ V/ms}$ $z = 4.0 \text{ C}$

Der Zählerstand z zeigt nur dann die Ziffernfolge der Eingangsspannung U_x , wenn das Verhältnis $\frac{f_n}{a}$ gleich 1 oder einer vollen Zehnerpotenz pro V ist.

Bei Beispiel 1 ist
$$\frac{f_n}{a} = \dots$$
, deshalb ist die Ziffernfolge $z = \dots$ bei $U_x = 4 \text{ V}$.

Zur Erleichterung der Ablesung wird das Wandlerverhältnis $\frac{f_n}{a}$ meistens mit 1/V oder einer vollen Zehnerpotenz/V gewählt.

A/O-Wandler nach dem Dual-Slope Verfahren 1. Schrift 1 Schrift 2 Schrift
1L~UX LEFLONST. +1 yesfarma 4 Il über eine Konsonte Perdaner seladen 7 Lade Spanning & Messapanning Ux Kondensator und unit einem Konstauten Stembentadn Entladons tolares HE & Messpanning inx

7.1.4 Codierung

Allgemein versteht man unter Codierung die Umsetzung einer Nachricht in eine andere Form. Hierbei muß eine Zuordnung zwischen beiden benutzten Zeichenvorräten bestehen (siehe DIN 44300). Die Umsetzung erfolgt in einen Zeichenvorrat, der für die zu lösende Aufgabe besser geeignet ist. Für Anwendungen in der digitalen Regelungstechnik könnten u.a. folgende Forderungen bestehen:

- beim Übertragen von Informationen sollen Übertragungsfehler erkennbar oder sogar korrigierbar sein,
- beim Speichern ist eine Darstellung zweckmäßig, die möglichst wenig Speicherplatz erfordert,
- bei der Analog-Digital-Umsetzung von Strecken und Winkeln sind Codes erforderlich, mit denen Abtastfehler vermieden werden.

Man bezeichnet die aus den Elementen des Zeichenvorrats gebildeten Kombinationen als *Datenwörter*. Die im jeweiligen Code verwendeten bilden den Wortvorrat der Codewörter. Für die vorgesehene Anwendung haben nur binäre Codes Bedeutung. Die Zahl der Stellen im Codewort ist deshalb in Bit angegeben.

Einige wichtige Codes zur Darstellung numerischer Informationen enthält die Tabelle von Bild 7.4. n Binärzeichen im Codewort ergeben 2ⁿ Kombinationen. Die nicht zur Darstellung der Informationen benutzten Codeworte bilden die Redundanz des Codes. Redundante Kombinationen werden in Prüfschaltungen zur Fehlererkennung ausgenutzt.

Falls außer Zahlen auch Buchstaben und Zeichen als Bitmuster darzustellen sind, müssen alphanumerische Codes verwendet werden. Überwiegend findet der ASCII-Code (American Standard Code for Information Interchange) Anwendung.

7.2 Signalumsetzung

Ein Analog-Digital-Umsetzer (ADU) ist eine meßtechnische Funktionseinheit, die eine analoge Größe ihrem Zahlenwert entsprechend in eine mit Binärzeichen codierte Darstellung umsetzt. Der Digital-Analog-Umsetzer (DAU) führt die Umsetzung von der digitalen in die analoge Darstellung aus. Neben der Angabe des Ein- bzw. Ausgangscodes sind zur Kennzeichnung des Umsetzers u.a. Angaben über Ein- bzw. Ausgangsspannung, Umsetzzeit und Umsetzgenauigkeit erforderlich. Bild 7.5 zeigt die zur AD-Umsetzung erforderliche Meßkette. Die Meßgröße wird vom Meßfühler aufgenommen, analog abgebildet und in ein analoges elektrisches Einheitssignal umgeformt. Dieses Signal verarbeitet der ADU.




Bild 7.5 Blockschaltung der Meßkette für eine Analog-Digital-Umsetzung

7.2.1 ADU für mechanische Größen

Besonders in numerisch gesteuerten Maschinen müssen Strecken, Winkel und Drehzahlen digital gemessen werden. Beim *inkrementalen* Verfahren (Bild 7.6) wird die zu messende Strecke oder der zu messende Winkel mit einem Strich-Raster versehen. Eine Rasterbewegung erzeugt bei optoelektronischer Abtastung Impulse, die ein Zähler auswertet. Der Zählerstand (Anzahl der gezählten Impulse) ist ein Maß für die Strecke, den Winkel oder die Drehzahl. Zur Erfassung der Bewegungsrichtung sind besondere Maßnahmen erforderlich.




Bild 7.6 Abgriffsverfahren mit Strichlineal und optoelektronischer Zählimpulserzeugung 1 Glühlampe, 2 Kondensor, 3 Strichlineal, 4 Schlitzblende, 5 Fotodiode

Absolut arbeitende Umsetzer verwenden ein Codelineal oder eine Codescheibe (Bild 7.7). Dadurch ist jedem Weg- oder Winkelschritt ein eindeutig binärer Ausdruck zugeordnet. Zur Markierung der Schritte werden Codes benutzt, die sich beim Übergang von einer Information zur anderen nur in einer Binärstelle ändern. Es sind dies einschrittige, progressive Codes. Dadurch werden Falschinformationen, die bei der Abtastung mehrschrittiger Codes entstehen können, vermieden.




Bild 7.7 a) Ausschnitt aus einem Code-Lineal mit Gray-Code; b) Code-Scheibe

■ = 1-Signal, □ = 0-Signal

(

ſ.

7.2.2 ADU für elektrische Größen

Alle nachstehend beschriebenen Umsetzer benötigen ein analoges elektrisches Eingangssignal. Es muß als Gleichspannung oder Gleichstrom zur Verfügung stehen. In computergesteuerten Regelsystemen haben die ADUs die herkömmlichen analogen Meßgeräte fast völlig verdrängt.

Vom Grundprinzip her sind zu unterscheiden:

- Umsetzer, bei denen die analoge Meßgröße (Gleichspannung) mit einer linearen Sägezahnspannung verglichen und die Meßzeit durch Impulse ausgezählt wird.
- Umsetzer, bei denen ein Komparator die analoge Meßgröße (Gleichspannung) mit einer Referenzspannung vergleicht.

Innerhalb der beiden Gruppen gibt es eine Vielzahl schaltungstechnischer Varianten.

7.2.2.1 ADU nach dem Sägezahnverfahren

Die Meßgröße ist proportional der Spannung U_x . Das Gerät arbeitet nach dem Prinzip des Spannungsvergleiches. Gemessen wird die Zeit, die eine sägezahnförmig verlaufende Vergleichsspannung mit $\mathrm{d}U/\mathrm{d}t=$ konst. braucht, den gleichen Wert wie die Meßspannung U_x zu erreichen.

Bild 7.8 zeigt den zeitlichen Verlauf der Signalspannungen und die Blockschaltung des Umsetzers. Ein quarzstabilisierter Impulsgenerator erzeugt Spannungsimpulse (z.B. $f=10\,000\,\mathrm{Hz}$). In einem Sägezahngenerator wird die sägezahnförmig verlaufende Vergleichsspannung hergestellt. Sie erreicht beispielsweise vom Startsignal aus gerechnet den Spannungsspitzenwert von $10\,\mathrm{V}$ innerhalb einer Sekunde. Somit entspricht ein Impuls einer Spannungsänderung von $1\,\mathrm{mV}$. Das Startsignal öffnet eine elektronische Torschaltung. Während der Öffnungszeit gelangen die Zählimpulse zur Zähleinheit und werden von dieser digital angezeigt. Sobald $U_{\rm v}=U_{\rm x}$ ist, entsteht im Komparator ein Stop-Signal und schließt die Torschaltung. Mit den angenommenen Zahlenwerten entspricht die Impulszahl dem Spannungswert der Meßspannung in mV. Vor Beginn einer neuen Messung muß dann der Zähler gelöscht und auf Null gesetzt werden.

Von der gewünschten Meßfolge und Meßgenauigkeit ist die Frequenz des Impulsgenerators abhängig; üblich sind Frequenzen im Bereich von 0,01 bis 10 MHz und Meßzeiten zwischen 0,1s und 10 µs; Linearität des Sägezahnes und Frequenzkonstanz bestimmen die Meßgenauigkeit. Das Meßergebnis entspricht dem Momentanwert der Meßgröße.

7.2.2.2 Umsetzer nach dem Dual-Slope-Verfahren

Das Prinzip ist ähnlich dem des Sägezahnverfahrens, gemessen wird jedoch der Mittelwert; auch ist der Einfluß von Linearitäts- und Frequenzfehlern auf ein Minimum reduziert. Bild 7.9 zeigt das Grundprinzip. Der Kondensator C des Integrators wird während einer genau definierten Zeit von der Meßspannung U_x aufgeladen. Der Ladezustand von C ist damit proportional der Meßgröße U_x . Anschließend wird über den Analogschalter eine konstante Gegenspannung an den Eingang des Integrators





Bild 7.8

- a) Signale im Sägezahnumsetzer
 α zeitlicher Verlauf von Meßund Vergleichsspannung
 - β Öffnungssignal des Tores
 - y Ausgangsimpulse des Impulsgenerators
 - δ Zählimpulse
- b) Signalflußbild des Sägezahnumsetzers






Bild 7.9 Blockschaltung des Dual-Slope-ADU

gelegt. Sie bewirkt eine zeitproportionale Entladung des Kondensators. Die Entladezeit bis zur Bezugsspannung (meist $0\,V$) wird mit Taktimpulsen gemessen, deren angezeigte Zahl ein Maß für die Meßspannung $U_{\rm x}$ ist.

Umsetzer der verschiedenen Verfahren stehen heute bereits als integrierte Halbleiterschaltungen zur Verfügung, die nur noch eine minimale äußere Beschaltung erfordern.

7.2.3 DAU für elektrische Größen

Auch bei digitaler Verarbeitung des Regelsignals kann zur Betätigung des Stellgliedes ein analoges Signal erforderlich sein. Der Digitalwert ist deshalb in einen entsprechenden Analogwert umzusetzen. Man unterscheidet dabei zwischen direkter und indirekter Umsetzung.

Für die direkte Umsetzung zeigen die Bilder 7.10 und 7.11 Beispiele.




Bild 7.10 DAU mit bewerteten Widerständen

Mit dem Digitalsignal wird über elektronische Schalter ein bewertetes Netzwerk gesteuert, das zusammen mit einem Operationsverstärker als Summierverstärker aufgebaut ist. Die Spannungsverstärkungen der Zweige sind dual abgestuft. Im Beispiel ist das Grundprinzip des DAU für 4 Bit dargestellt; für ein dual abgestuftes Digitalsignal am Eingang beträgt die Analogspannung am Ausgang beispielsweise:

$$U_{\rm A} = -U_{\rm Ref} \left(b_0 \frac{1}{10} + b_1 \frac{1}{5} + b_2 \frac{1}{2,5} + b_3 \frac{1}{1,25} \right) \frac{R_{\rm N}}{R}.$$

 $b_i = 1$ Schalter geschlossen

 $b_i = 0$ Schalter offen

Häufig verwendet wird das Prinzip des R/2R-Umsetzers. Er ist mit einem Kettenleiter aufgebaut, der nur die beiden Widerstandswerte R und 2R enthält. Die Schaltung in Bild 7.11 wandelt ein 4-Bit-Digitalsignal in ein Analogsignal um. Beim Zustand 0 schaltet S_i den betreffenden 2R-Widerstand an Masse, bei Zustand 1 liegt 2R über S_i an der Referenzspannung. Bei einer beliebigen Bitkombination des Eingangssignals erhält man den Gesamtstrom im Eingangswiderstand des OP durch Superposition der Einzelströme im Kettenleiter, die Gesamtspannung entsteht durch Addition der Einzelspannungen:

$$U_{A} = -\frac{U_{Ref}}{24}(b_0 + b_1 \cdot 2^1 + b_2 \cdot 2^2 + b_3 \cdot 2^3)$$

In der Praxis sind die Schalter S_1 durch Halbleiterschalter ersetzt. Das R/2R-Verfahren eignet sich besonders gut für die integrierte Schaltungstechnik.




Bild 7.11 DAU mit R/2R-Kettenleiter

S_i elektronische Umschalter

Das umzusetzende Datenwort betätigt die elektronischen Umschalter S_i (i = 0...3)

Die indirekte Digital/Analog-Umsetzung kann z.B. mit einem Schrittmotor entsprechend der Schaltung nach Bild 7.12 erfolgen. Der Digitalwert ist in einem Zähler zwischengespeichert. Mit einem Impulsgenerator werden Schaltimpulse erzeugt, die über das Tor zum Schrittmotor und zum Zähler (hier ein Rückwärtszähler) gelangen. Sobald dieser durch die Schaltimpulse auf Null gesetzt ist, gelangt über die ODER-Schaltung kein 1-Signal mehr auf das Tor und es schließt. Der Motor wird dabei nur um die in den Zähler eingespeicherte Schrittzahl gedreht. Indirekte Umsetzer arbeiten grundsätzlich langsamer als direkte.




Bild 7.12
Indirekte Digital-Analog-Umsetzung mit Schrittmotor




Elektronik Technologie

Seite

Technologie der integriereten Digitalschaltungen

Die Entwicklung TTL- Schottky Schaltkreise zeigt zwei Zielrichtungen: hohe Schaltgeschwindigkeit und geringe Verlustleistung.



a) Entwicklungslinien

b) Verlustleistungs-Verzögerungs-Diagramm

Eigenschaften und Einsatzgebiete der Schaltkeisfamilien

Schaltungs- familie	Haupteinsatzgebiet	entscheidende Vorteile	entscheidende Nachteile	Integrations- grad
TTL	diskrete Schaltungen, Prototypen	robust, geringe Kosten	Geschwindigkeit, Verlustleistung	≤10k Gatter
ECL	Rechenanlagen, Meßsysteme: diskrete Aufbauten und VLSI	Geschwindigkeit, Treiberfähigkeit, direkt symmetrische Übertragung	Verlustleistung	≤50k Gatter (Gate Array)
CMOS	verbreiteste Technik: diskrete Aufbauten, VLSI, ULSI Rechenanlagen: Mikroprozessoren, PCs, Workstations, CISC, RISC, Konsumbereich, Medizin Anlagensteuerung, Telekommunikation,	geringer Aufwand dynamische Technik ⇒ hoher Integra- tionsgrad, kosten- günstig, geringe Verlustleistung, bei niedrigen Schaltfrequenzen hoher Störabstand, Variationsfähigkeit	keine sehr schnel- len Schaltungen, Verlustleistung steigt prop. mit Schaltfrequenz, Latchup-Gefahr	Gatte Arrays: ≤1000k Gatter Mikropro- zessoren: ≤1000k Gatter Speicher (DRAM): ≤4000k Gatter
BiCMOS	evtl. CMOS-Nach- folger, Rechenanlagen als Konkurrenz zu ECL, sonst wie CMOS	wie CMOS, aber verbessertes Trei- berverhalten (RAM), Geschwindigkeit	Aufwand, Kosten, Verlustleistung steigt prop. mit Schaltfrequenz, Latchup-Gefahr	≤130k Gatter (Gate Arrays)
GaAs	Rechenanlagen (CONVEX), RISC, Meßsysteme: vorwiegend LSI	höchste Geschwin- digkeit, Strahlungs- resistenz, Kom- bination mit Komponenten	höchste Kosten geringer Integra- tionsgrad, Testkosten	SCFL: ≤ 300 Gatter DCFL: ≤ 14000 Gatter (Vitesse)



ElektronikDigitaltechnik

Seite

Eigenschaften der Schaltkreisfamilien

Grenzfrequenz fmax·	
Frequenz die ohne Fehler halbier	t wird.
Beispiele TTL:	
Low Power: Schottky: Low power Schottky: Advanced Schottky: Advanced low power Schottky:	3MHz 130MHz 50MHz 200MHz 50MHz
Beispiele CMOS (U _{DD} = 5V): Serie 74C; Serie 4000: Serie 74HC:	1,5MHz 30MHz

Klassierung der IC nach Komplexität:

Bezeichnung	Integrationsgrad	aktive Elemente	Beispiele
Small Scale Integration SSI	niedrig	<10	Gates, einfache FF
Medium Scale Integration MSI	mittel	<1'000	Zähler, Decoder, Register
Large Scale Integration LSI	hoch	<100'000	Speicher, Addierer,
Very Large Scale Integration VLSI	sehr hoch	>100'000	uP, Peripheriebau- steine, Speicherbau- steine
Beispiel:	INTEL	80286: ca.150'000 80486: > 1 Mio,	- Como

Begriffe für technische Kenndaten

Abkürzung	deutsch	
	Transport	englisch
V_{CC} , V_{DD}	Versorgungsspannung	Supply voltage
T _A	Umgebungstemperatur	Ambient temperature
V _{IH}	Eingangsspannung bei "1"	High-level input voltage
V _{IL}	Eingangsspannung bei "0"	Low-level input voltage
V _{OH}	Ausgangsspannung bei "1"	High-level output voltage
V _{OL}	Ausgangsspannung bei "0"	Low-level output voltage
lcc	Versorgungsstrom	Supply current
l _{IH}	Eingangsstrom bei "1"	High-level input current
IIL	Eingangsstrom bei "0"	Low-level input current
l _{ОН}	Ausgangsstrom bei "1"	High-level output current
loL	Ausgangsstrom bei "0"	Low-level output current

DIGITALTECHNIK	H. Blaser	D113
Allg.Eigenschaften von integrierten Schaltungen	Datum: 06.08.92	Seite: 2 (5)
Reispialo		. ,

Beispiele:	(0)
Standard TTL	
fan-out "1" 10 (= -400uA) "0" 10 (= 16mA) Low Power TTL	fan-in "1" 1 (= 40uA) "0" 1 (= -1,6mA)
fan-out "1"	fan-in "1" 1 (= 20uA) "0" 1 (= -0,4mA) Power TTL Eingänge (z.B. 2)

5. Logische Zustände und Übergangszone

Ausgang		Eingang	
U _{aus(0)max:}	max. zulässige Spannung für "0".	U _{ein(0)max:}	max.Spannung, die als "0" interpretiert wird.
U _{aus(1)min:}	min.zulässige Spannung für "1"	U _{ein(1)min:}	min. Spannung, die als "1" interpretiert wird
Beispiel für TTL			
U _{aus(0)} max =	0,4V	U _{ein(0)max} =	0,8V
U _{aus(1)min} =	2,4V	U _{ein(1)min} =	2,0V
Beispiel für CM	OS (U _{DD} = 5V):		
U _{aus(0)max} =	0,05V	U _{ein(0)max} =	1,0V
U _{aus(1)min} =	4,95V	U _{ein(1)min} =	4,0V

Der Bereich ausserhalb der Grenzwerte heisst Uebergangszone. In der Übergangszone arbeitet der IC nur kurze Zeit während dem Uebergang von logisch "1" auf logisch "0" und umgekehrt. Im statischen Zustand ist die Uebergangszone verboten.

6. Garantierter Störabstand

Die Spannungsifferenz der Grenzwerte vom Ausgang zum Eingang wird als garantierter Störabstand bezeichnet.

$$GSA_{(0)} = Uein(0)max - Uaus(0)max$$

$$GSA_{(1)} = Uein(1)min - Uaus(1)min$$

Beispiel für TTL:

$$GSA(0) = 0.8V - 0.4V = 0.4V$$

$$GSA_{(1)} = 2.0V - 2.4V = -0.4V$$

Logikfamilie Speisung IVJ Leistung/Gate Signallaufzeit Beispiele Bernerkungen Dioden-Logik RTL 3V 20mW 20ns enflache Gales (SS) verallet Widersland-Transistor-Logik RTL 3V 20mW 20ns enflache Gales (SS) verallet Transistor-Transistor-Logik RTL 12V bs 15V 15mW 30ns enflache Gales (SS) verallet Transistor-Transistor-Logik HTL 12V bs 15V 10mW 20ns enflache Gales (SS) verallet Transistor-Transistor-Logik HTL 5V 20mW 20ns enflache Gales (SS) verallet Low Power Schotky TTL (S) 5V 20mW 3ns SSI, MSI, (LS) sehr grosses Angebor Advanced Schotky TTL (AS) 5V 20mW 3ns SSI, MSI, (LS) sehr grosses Angebor Advanced Low Power Schotky TTL (AS) 5V 20mW 5SI, MSI, (LS) sehr grosse Angebor Advanced Low Power Schotky TTL (AS) 5V 20mW 5SI, MSI, (LS) sehr grosses Angebor Integrated Inceltor-Logik ECL -52V 25MW	familie Speisung [V] Leistung/Gate Signallaufzeit -Logik DL -Logik DL 20mW 20ns -Transistor-Logik RTL 5V 15mW 20ns -Iransistor-Logik HTL 12V bis 15V 30mW 20ns -Iransistor-Logik HTL 5V 1mW 33ns wer TTL (L) 5V 1mW 33ns wer TTL (L) 5V 2mW 10ns sy TTL (S) 5V 2mW 10ns sy TTL (S) 5V 2mW 10ns sed Schottky TTL (ALS) 5V 1mW 5ns gekoppelle Logik ECL -5,2V 25mW 16ns gekoppelle Logik ECL -5,2V 25mW 16ns ged Incetion-Logik I2 3V bis 15V 2 bis 5mW	Bipolar gesättigt:					
Least of the control of the contro	Land Land	Logikfamilie	Speisung IVI	l aictuna/Cata	از - ارسان		
Tansistor-Logik RTL 3V 20mW 20ns einfacher Aufbau	Itana-Transistor-Logik RTL	Dioden-Loaik DL	[A] Billipolodo	Leisturig/Gate	Signaliautzeit	Beispiele	Bemerkungen
Tansistor-Logik RTL 3V 20mW 20ns einfache Gates (SSI)	Itanal-Transistor-Logik RTL		† 1	* * *		diskreter Aufbau	als IC nicht (mehr) ver-
Transistor-Logik DTL	Transistor-Logik DTL	Widerstand-Transistor-Logik RTL	3V	20mW			wendet
Maral-Oxide- Semiconductory 15V bis 15V 15W 15	me störsichere Logik HTL 12V bis 15V 30mW 30ns wer TTL (L) 5V 1mW 33ns wer TTL (S) 5V 20mW 3ns vy TTL (S) 5V 2mW 1ns vy TTL (S) 5V 2mW 3ns vy TTL (S) 5V 2mW 1ns vy TTL (S) 5V 2mW 3ns vy TTL (S) 5V 2mW 1ns ved Schottky TTL (ALS) 5V 2mW 1ns ved Schottky TTL (ALS) 5V 2mW 1ns ved Low Power Schottky TTL (ALS) 5V 2mW 1ns ved Low Power Schottky TTL (ALS) 5V 2mW 1ns ved Low Power Schottky TTL (ALS) 5V 2mW 5ns ved Low Power Schottky TTL (ALS) 5V 2mW 5ns ved Low Power Schottky TTL (ALS) 3V bis 15V	Dioden-Transistor-Logik DTI	7.5	AAIIIOZ	SUUZ	einfache Gates (SSI)	veraltet
Solution	Suppose Colorest	angeame storeichoro ogiv LIT!	AC	15mW	30ns	einfache Gates (SSI)	veraltet
Second Tarias Second S	Second S	Transister Transister	12V DIS 15V	30mW	20ns	einfache Gates (SSI)	veraltet
SV TIL (S) SV 20mW 3ns SSI, MSI, (LSI)	wer TH. (L) 5V 1mW 33ns yy TH. (S) 5V 20mW 3ns wer Schottky TH. (LS) 5V 2mW 10ns sed Schottky TH. (AS) 5V 2mW 15ns sed Low Power Schottky TH. (ALS) 5V 1mW 5ns sed Low Power Schottky TH. (ALS) 5V 1mW 5ns gekoppelte Logik ECL - 5,2V 25mW -10ns gekoppelte Logik ECL - 5,2V 25mW -10ns diverse einige uW -10ns (Metal-Oxide- Semiconductor) - 12V 50ns 3V bis 15V 2 bis 5mW 50ns S 3V bis 15V 2 bis 5mW 20ns OS 2 bis 5mW 2 bis 5mW 20ns	italisisiol-Hallsisiol-Logik I IL					
wer Schottky TTL (LS) 5V 20mW 3ns SSI, MSI, (LSI) wer Schottky TTL (AS) 5V 2mW 10ns SSI, MSI, (LSI) sed Schottky TTL (ALS) 5V 2mW 15ns SSI, MSI, (LSI) ed Low Power Schottky TTL (ALS) 5V 1mW 5ns SSI, MSI, (LSI) gekoppette Logik ECL -5,2V 25mW 5ns SSI, MSI, (LSI) gekoppette Logik ECL -6,2V 25mW 5ns SSI, MSI, (LSI) ed Incetion-Logik I²L diverse einige uW <10ns	wer Schottky TL (LS) 5V 20mW 3ns ed Schottky TL (AS) 5V 2mW 10ns ed Schottky TTL (AS) 5V 20mW 15ns ed Low Power Schottky TTL (ALS) 5V 1mW 5ns ed Low Power Schottky TTL (ALS) 5V 1mW 5ns gekoppette Logik ECL -5,2V 25mW 5ns ed Incetion-Logik I2L diverse etinige uW -10ns (Metal-Oxide- Semiconductor) -12V -12V 50ns 3V bis 15V 2 bis 5mW 150ns 20ns S 3V bis 15V 2 bis 5mW 20ns OS Schneller 20ns 20ns	Low Power TTL (L)	5V	1mW	33ns	Sel Mel (Lel)	
Schottky TTL (LS)	wer Schottky TTL (LS) 5V 2mW 10ns ed Schottky TTL (AS) 5V 20mW 15ns ed Low Power Schottky TTL (ALS) 5V 1mW 5ns ed Low Power Schottky TTL (ALS) 5V 1mW 5ns ed Low Power Schottky TTL (ALS) -5,2V 25mW 5ns gekoppelte Logik ECL -5,2V 25mW 5ns ed Incetion-Logik I²L diverse einige uW <10ns	Schottky TTL (S)	92	20mW	3ns	SSI MSI (ISI)	serir grosses Angebot
Section Sect	ed Schottky TTL (ALS) 5V 20mW 15ns ed Low Power Schottky TTL (ALS) 5V 1mW 5ns ed Low Power Schottky TTL (ALS) 5V 1mW 5ns gekoppelte Logik ECL - 5,2V 25mW 5ns gekoppelte Logik ECL - 5,2V 25mW 5ns ed Incetion-Logik I2L diverse einige uW -10ns (Metal-Oxide- Semiconductor) - 12V 100ns 50ns 3V bis 15V 2 bis 5mW 50ns 20ns S 3V bis 15V 2 bis 5mW 20ns Action immer 20ns 20ns Action immer 20ns	Low Power Schottky TTL (LS)	20	2mW	4000	COL MOL (LOI)	senr grosses Angebot
ed Low Power Schottky TTL (ALS) 5V Low Power Schottky TTL (ALS) SSI, MSI, (LS) ar nicht gesättigt: - 5,2V 25mW 5ns SSI, (MSI) gekoppelte Logik ECL - 5,2V 25mW 5n kundenspezifische IC ed Incetion-Logik I²L diverse einige uW < 10ns	red Low Power Schottky TTL (ALS) 5V 1mW 5ns gekoppelte Logik ECL - 5,2V 25mW 5ns gekoppelte Logik ECL - 5,2V 25mW 5ns ed Incetion-Logik I2L diverse einige uW 5ns ed Incetion-Logik I2L - 12V 100ns 50ns 3V bis 15V 2 bis 5mW 150ns # S 3V bis 15V 2 bis 5mW 20ns 3V bis 15V 5mW 20ns Achneller schneller	Advanced Schottky TTL (AS)	50	Mm/W	2101	SSI, MSI, (LSI)	sehr grosses Angebot
gekoppelte Logik ECL - 5,2V 25mW 5ns SSI, (MSI) gekoppelte Logik ECL - 5,2V 25mW 5ns SSI, (MSI) ed Incetion-Logik PCL diverse einige uW <10ns	ar nicht gesättigt: -5,2V 25mW 5ns gekoppelte Logik ECL -5,2V 25mW 5ns ed Incetion-Logik I²L diverse einige uW <10ns	Advanced Low Power Schottky TTI (ALS)	5/7	ZOIIIW	SUCI	SSI, MSI, (LSI)	grosses Angebot
gekoppelte Logik ECL - 5,2V 25mW 5ns SSI, (MSI) ed Incetion-Logik ECL - 12V - 100ns kundenspezifische IC (Metal-Oxide- Semiconductor) - 12V 100ns Speicherbausteine 3V bis 15V 50ns ältere uP ((8080, 680)) Speicherbausteine 3V bis 15V 2 bis 5mW 150ns # SSI, MSI, LSI, VLSI, 20ns Intel: 80286, 386, 486 Nos 3V bis 15V 5mW 20ns Intel: 80286, 386, 486 Nos schneller Motoria: 68000er Familie	gekoppelte Logik ECL -5,2V 25mW 5ns ed Incetion-Logik I ² L diverse einige uW <10ns	Bipolar nicht gesättigt:	2	ANIIIA	Suc	SSI, MSI, (LSI)	grosses Angebot
gekoppelte Logik ECL - 5,2V 25mW 5ns SSI, (MSI) ed Incetion-Logik I2L diverse einige uW <10ns	gekoppelte Logik PCL - 5,2V 25mW 5ns ed Incetion-Logik I ² L diverse einige uW < 10ns	E C C C C C C C C C C C C C C C C C C C					
ed Incetion-Logik I²L diverse elnige uW <10ns kundenspezifische IC (Metal-Oxide- Semiconductor) - 12V 100ns Speicherbausteine 3V bis 15V 50ns ältere uP ((8080, 6800)) S 3V bis 15V 2 bis 5mW 150ns † SSI, MSI, LSI, VLSI, 20ns S 3V bis 15V 5mW 20ns Intel: 80286, 386, 486 OS werden immer Motorola: 68000er Familie	ed Incetion-Logik I²L diverse einige uW <10ns (Metal-Oxide- Semiconductor) - 12V 100ns 100ns 3V bis 15V 50ns 50ns 150ns 3V bis 15V 2 bis 5mW 20ns 3V bis 15V 5mW 20ns Achneller schneller	CITITUTE GEROPPEILE LOGIK ECL	- 5,2V	25mW	Sus	SSI (MSI)	Zoitbritiocho Amino
Metal-Oxide- Semiconductory	(Metal-Oxide- Semiconductor) - 12V 100ns 3V bis 15V 50ns 3V bis 15V 2 bis 5mW 20ns 3V bis 15V 5mW 20ns Av bis 15V 5mW 20ns Av bis 15V 5mW 20ns Averden immer schneller 3V bis 15V 20ns	Integrated Incetion-Logik I ² L	diverse	einige uW	<10ns	kundenspezifische IC	Assistant discondinger
3V bis 15V 100ns Speicherbausteine 3V bis 15V 50ns ältere uP ((8080, 6800)) Speicherbausteine 3V bis 15V 2 bis 5mW 150ns # SSI, MSI, LSI, VLSI, 5mW 20ns Intel: 80286, 386, 486 werden immer Motorola: 68000er Familie schneller	3V bis 15V 100ns 3V bis 15V 50ns 3V bis 15V 2 bis 5mW 150ns # 3V bis 15V 5mW 20ns Werden immer schneller	MOS: (Metal-Oxide- Semiconductor)					Arialog und digital
S 50ns altere uP ((8080, 6800) Speicherbausteine 3V bis 15V - 2 bis 5mW 150ns # 150ns # 151, VLSI, Smy 20ns # 160ns # 80286, 386, 486 werden immer Motorola: 68000er Familie schneller	3V bis 15V - 12V 50ns 3V bis 15V - 2 bis 5mW 150ns # 20ns 3V bis 15V 5mW 20ns werden immer schneller	L-MOS	/10+				
3V bis 15V 50ns ältere uP ((8080, 6800)) Speicherbausteine 3V bis 15V 2 bis 5mW 150ns † SSI, MSI, LSI, VLSI, 3V bis 15V 5mW 20ns Intel: 80286, 386, 486 werden immer Motorola: 68000er Familie schneller	3V bis 15V 50ns 3V bis 15V 2 bis 5mW 150ns # 20ns 3V bis 15V 5mW 20ns 8		NZI -		100ns	Speicherbausteine	Keine arosse Bodoutus
Speicherbausteine Speicherbausteine Speicherbausteine SSI, MSI, LSI, VLSI, SmW 20ns Intel: 80286, 386, 486 Motorola: 68000er Familie Schneller Schneller Schneller SSI, MSI, LSI, VLSI, SmW 20ns Intel: 80286, 386, 486 Schneller SSI, MSI, LSI, VLSI, Schneller SSI, MSI, LSI, VLSI, Schneller SSI, MSI, LSI, VLSI, SCHNEL SSI, MSI, SCHNEL SSI, MSI, SCHNEL SSI, MSI, SCHNEL SSI, MSI, SCHNEL SSI, SSI, SSI, SSI, SSI, SSI, SSI, SS	3V bis 15V 2 bis 5mW 150ns to 20ns to	NOW:	3V bis 15V	1 1	su09	ältere uP ((8080, 6800)	TTL-kompatibel, verlieren
150 Si MSi LSi, VLSi, 3V bis 15V 5mW 20ns Intel: 80286, 386, 486 werden immer Motorola: 68000er Familie schneller	3V bis 15V	CMOS	97/ bio 457/			Speicherbausteine	an Bedeutung
Strict SmW 20ns Intel: 80286, 386, 486 werden immer Motorola: 68000er Familie schneller	Sons SmW 20ns SmW werden immer schneller	H-CMOS	VCI SIG VC	Wmc sig 2	150ns #	SSI, MSI, LSI, VLSI,	sehr grosses Angehot
werden immer Motorola: 68000er Familie schneller	werden immer schneller		3V DIS 15V	2mW	20ns	Intel: 80286, 386, 486	heute fast so school wie
					werden immer	Motorola: 68000er Familie	ALS-TTL, Zukunft
auf dem gleiche Chip bi- polare (zeitkritische) und CMOS (Rest) Schaltkreise		Bi-CMOS					
CMOS (Rest) Schaltkreise				7.1674			auf dem gleiche Chip bi-
							Polate (zeitkfitische) und CMOS (Rest) Schaltkreise